2022年同步计数器及其应用实验报告.doc

文档介绍：试验4: 同时计数器及其应用试验汇报
试验目
1、 了解可编程数字系统设计步骤
2、 掌握Quartus II 软件使用方法
3、 掌握原理图输入方法设计数字系统方法和步骤
4、 掌握74LS161同时16进制计数器特点及其应用
试验设备
1、 计算机: Quartus II 软件
2、 Altera DE0 多媒体开发平台
3、 集成电路: 74LS10
4、 集成电路: 74LS161
试验内容
1、 74LS161逻辑功效测试
2、 用74LS161实现12进制计数（异步清零）
3、 用74LS161实现12进制计数（同时置数）
试验原理
74LS161
1、 74LS161: 异步清零、 同时置数四位二进制计数器
2、 引脚定义:
使用74161实现16进制和12进制
首先使用quartus软件建立原理图, 首先实现16进制, 所以只需要将需要输入输出接到对应引脚上, 其中需要注意是我们需要让这个板子开始工作, 所以需要将T和P引脚接响应高电压, 然后将cp信号接入对应输入; q0q1q2q3接到对应输出就能够了, 然后编译。现在在建立波形文件完成仿真, 经过仿真结果就能够看到自己电路是否正确。最终一步就是实现在FPGA上应用, 我们需要做就是给原来 原理图分配对应引脚, 然后重新编译后, 插入线就能够看到仿真结果了。
12进制能够采取两种方法, 也就是同时置数和异步清零两种方法, 我使用异步清零, 从而只需要对q0q1q2q3在12时候实施清零动作就能够了, 也就是加一个而输入与非门就能够了。
试验结果