文档介绍：Ti公司DSP芯片特点、技术发展历程和现状及其应用实例分析
一、Ti公司DSP芯片特点
特点
哈佛结构
哈佛结构是不同于传统的冯·诺曼(VonNeuman)结构的并行体系结构,其主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储
器,每个存储器独立编址,独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线,从而使数据的吞吐率提高了一倍。
为了进一步提高运行速度和灵活性,TMS320系列DSP芯片在基本哈佛结构的基础上作了改进,一是允许数据存放在程序存储器中,并被算术运算指令直接使用,增强了芯片的灵活
性;二是指令存储在高速缓冲器(Cache)中,当执行此指令时,不需要再从存储器中读取指令,节约了一个指令周期的时间。
流水线
与哈佛结构相关,DSP芯片广泛采用流水线以减少指令执行时间,从而增强了处理器的处理能力。TMS320系列处理器的流水线深度从2~6级不等。也就是说,处理器可以并行处理2~6条指令,每条指令处于流水线上的不同阶段。
专用的硬件乘法器
TMS320系列DSP芯片中具有一个专用的硬件乘法器,用 1~4条指令就能完成一次乘法和
一次加法运算,因此,在一个指令周期内可完成乘法运算,而在通用的微处器中,乘法指令是靠一系列加法来实现的,因此,TMS320系列DSP乘法速度远远高于通用微处理器。
特别的DSP指令
利用DSP的特殊指令可以将多条指令才能完成的功能用一条指令来完成,这样可大大提高运算速度。
快速的指令周期
哈佛结构、流水线操作、专用的硬件乘法器、特殊的 DSP指令再加上集成电路的优化设
计,可使 DSP芯片的指令周期在 200ms以下。
丰富的指令系统
TMS320C31-40的汇编语言指令集特别适合于数字信号处理。所有指令占一个机器字长,
大部分指令是单周器的。指令集共有 113条指令,可以分为六类:数据传送类、二操作数算术
/逻辑类、三操作数算术 /逻辑类、程序控制类、互锁操作类及并行操作类。 12条数据传送指
令可从存储器中读一个字装入寄存器,将一个字从寄存器中存入存储器中及进行堆栈操作。二
操作数指令有 35条,提供整数、浮点、逻辑运算及多精度算术操作。 17条三操作数指令可以
在一个指令周期内完成具有三个操作数的运算,其中两个是源操作数,另一个是目的操作数。
程序控制指令共 16条,它们影响程序的流向,其中有块重复指令 RPTB和单指令重复指令
RPTS。除了有标准跳转指令外,还有延迟跳转指令,有些指令具有条件运算功能。 5条互锁操
作指令主要用来进行多处理器之间的通信。剩下的 28条指令都是并行操作指令,每条并行指
令由两条指令用符号“‖”连接,并行操作指令可使“‖”前后的两条指令并行完成。需要注意的是,并不是任意两条指令都可构成并行指令。
硬件结构特征
1核心CPU
TMS320C5XCPU的增强功能在提高性能和通用性的同时,保持了对 TMS320C1X和TMS320C2X源
代码的兼容性。硬件的改进包括:一个 32位累加器缓冲器,附加定标能力,利用附加硬件功
能的新指令。新的控制功能包括:独立的并行逻辑单元( PLU)和一组文本交换寄存器。数据
管理方面的改进包括:采用新的块搬移指令和存储器映像寄存器指令。 TMS320C50有28个存
储器映像寄存器和 16个存储器映像的 I/O口。
TMS320C50拥有2K×16位掩蔽ROM,内部固化了引导程序。该存储器把程序从外部
ROM/EPROM、串行口或并行 I/O口引导至运行速度较快的 SRAM中。这块引导 ROM可通过PMST
状态寄存器中的 MP/MC\位从程序存储空间去除。如果该 ROM未选,则 TMS320C50由片外存储
器启动执行。
RAM
TMS320C50具有1056字的片内 RAM,这块RAM可在每个机器周期内访问两次(双寻址
RAM),只要两次访问不是“写”操作。这块存储空间主要用于存储数据,但是如果需要也可
用于存储程序和数据。其配置有两种方式:所有的 1056字都作为数据存储区,或者将其中的
544字作为数据存储器, 512字作为程序存储区。可通过状态寄存器 F位选择设
置。
TMS320C50还具有9K字的片内 RAM。这一存储区可以由软件设置映射到程序或数据存储空
间。程序从片外存储器引导后,可装入到该存储区全速运行。
TMS320C50可以通过可屏蔽选择来保护片内存储器的内容。当相关比特置位时,外部无法访问
片内存储空间。
软件等待状态逻辑不需要任何外部硬件就可以实现
TMS320C50与速