文档介绍：XXX《电子技术综合》,,控制计时器的清0,,。它包括秒脉冲发生器,计数器,译码显示电路,报警电路和控制电路等五个部分组成。其中计数电路是系统的主要部分。计数器完成24秒计时功能,而控制电路完成计数器的清零,启动,。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准,电路采用555集成电路组成的多谐振荡器构成译码显示电路用74LS48和共阴极七段LED显示器组成。报警电路用发光二极管和蜂鸣器组成。XXX《电子技术综合》,该方案的计数部分是由具有十进制加计数功能的74LS90芯片和具有十六进制加计数功能的74LS161芯片等组成的减计数电路。接通电源后,打开555多谐振荡电路发出秒脉冲。将S2拨向连续,当S1置于“置数”位置时74LS90立刻置9,此时十位显示器显示数字2,而当脉冲上升沿输入74LS161时,该芯片第一次置数“11”,由于反向器作用,显示器显示”4”。将S1拨向“计时”,电路开始倒计时。当个位显示9后,LD的输入变为高电平,使161自动第二次置数15,个位显示0,同时74LS90计数加一,十位显示减一。十位上的译码器的接线,使其只能在0,1,2之间循环。当显示变为00时,自动停止计数,同时发出声光报警信号。S2拨向“暂停”时,能实现即时暂停。接通电源时,需注意将J1拨向置数位置,否则低位将会从F开始递减。《电子技术综合》,该方案计数部分有两片74LS192十进制可编程加/减计数器等组成。它的计数原理是:只有当低位BO1端发出借位脉冲时,高位计数器才作减计数。当高低位计数器全处于零,且低位没有脉冲输入时,置数端LD=0,计数器完成并行置数,在低位有时钟输入的情况下,计数器再进行下一次减计数。,J2实现置数/计数功能,J3为清零鍵。当显示减为00时高位BO端发出借位脉冲,使低位芯片无脉冲输入,电路停止计数,同时LED发出报警信号。,基本无多大区别。主要区别在于计数部分,方案一采用加计数器,方案二采用减计数器。由电路结构来看,方案一用到了异或门和七个非门,较方案二复杂的多。在功能实现方面,方案二满足设计要求,而方案一中的低位由74LS161和非门构成,显示数字为161输出二进制数的反码所对应的数,0即二进制0000对应1111,74LS161不能实现,因此不能实现清零功能。但个人认为篮球计时器从24秒倒计时,置数24秒就相XXX《电子技术综合》课程设计4当于清零,所以清零电路可以省去。方案一在接通电源时若将置数鍵置于计数位置,74LS161将从0000开始加计数对应反码1111无法显示,而方案二不会出现该问题。综合分析,采用方案二。。74LS192是双时钟方式的十进制可逆计数器