文档介绍：Protel 使用中遇到的问题说明 Protel 使用中遇到的问题说明问:从 WORD 文件中拷贝出来的符号, 为什么不能够在 PROTEL 中正常显示复: 请问你是在 SCH 环境, 还是在 PCB 环境,在 PCB 环境是有一些特殊字符不能显示, 因为那时保留字. 问: net 名与 port 同名, pcb 中可否连接答复:可以,PROTEL 可以多种方式生成网络, 当你在在层次图中以 port-por t时, 每张线路图可以用相同名, 它们不会因网络名是一样而连接. 但请不要使用电源端口, 因为那是全局的. 问: : 请问在 PROTEL99SE 中导入 PADS 文件, 为何焊盘属性改了复: 这多是因为两种软件和每种版本之间的差异造成, 通常做一下手工体调整就可以了。问: 请问杨大虾: 为何通过软件把 power logi c 的原理图转化成 prote l 后,在 protel 中无法进行属性修改,只要一修改,要不不现实,要不就是全显示属性?谢谢! 复:如全显示,可以做一个全局性编辑,只显示希望的部分。问:请教铺銅的原则? 复: 铺銅一般应该在你的安全间距的 2 倍以上. 这是 LAYOUT 的常规知识. 问:请问 Potel DXP 在自动布局方面有无改进? 导入封装时能否根据原理图的布局自动排开?复: PCB 布局与原理图布局没有一定的内在必然联系, 故此, Potel DXP 在自动布局时不会根据原理图的布局自动排开。( 根据子图建立的元件类,可以帮助 PCB 布局依据原理图的连接)。问:请问信号完整性分析的资料在什么地方购买复: Protel 软件配有详细的信号完整性分析手册。问:为何铺铜,文件哪么大?有何方法? 复: 铺铜数据量大可以理解。但如果是过大, 可能是您的设置不太科学。问:有什么办法让原理图的图形符号可以缩放吗? 复:不可以。问: PROTEL 仿真可进行原理性论证,如有详细模型可以得到好的结果复: PROTEL 仿真完全兼容 Spice 模型,可以从器件厂商处获得免费 Spice 模型, 进行仿真。 PROTEL 也提供建模方法, 具有专业仿真知识, 可建立有效的模型。问: 99SE 中如何加入汉字,如果汉化后好象少了不少东西! 3-28 14:17:0 但确实少了不少功能! 复:可能是汉化的版本不对。问:如何制作一个孔为 2*4MM 外径为 6MM 的焊盘? 复:在机械层标注方孔尺寸。与制版商沟通具体要求。问: 我知道, 但是在内电层如何把电源和地与内电层连接。没有网络表,如果有网络表就没有问题了复:利用 from-to 类生成网络连接问:还想请教一下 99se 中椭圆型焊盘如何制作?放置连续焊盘的方法不可取,线路板厂家不乐意。可否在下一版中加入这个设置项? 复:在建库元件时,可以利用非焊盘的图素形成所要的焊盘形状。在进行 PCB 设计时使其具有相同网络属性。我们可以向 Protel 公司建议。问:如何免费获取以前的原理图库和 pcb 库复:那你可以的 问:刚才本人提了个在覆铜上如何写上空心( 不覆铜) 的文字, 专家回答先写字, 再覆铜, 然后册除字, 可是本人试了一下, 删除字后, 空的没有, 被覆铜覆盖了, 请问专家是否搞错了, 你能不能试一下复:字必须用 PROTEL99SE 提供的放置中文的办法,然后将中文(英文)字解除元件,(因为那是一个元件)将安全间距设置成 1MIL , 再覆铜,然后移动覆铜,程序会询问是否重新覆铜,回答 NO。问:画原理图时,如何元件的引脚次序? 复: 原理图建库时, 有强大的检查功能, 可以检查序号, 重复, 缺漏等。也可以使用阵列排放的功能,一次性放置规律性的引脚。问: protel99se6 自动布线后, 在集成块的引脚附近会出现杂乱的走线, 像毛刺一般, 有时甚至是三角形的走线, 需要进行大量手工修正, 这种问题怎么避免? 复:合理设置元件网格,再次优化走线。问:用 PROTEL 画图,反复修改后,发现文件体积非常大(虚肿), 导出后再导入就小了许多。为什么??有其他办法为文件瘦身吗? 复:其实那时因为 PROTEL 的铺铜是线条组成的原因造成的,因知识产权问题,不能使用 PADS 里的“灌水”功能,但它有它的好处,就是可以自动删除“死铜”。致与文件大,你用 WINZIP 压缩一下就很小。不会影响你的文件发送。问: 请问: 在同一条导线上, 怎样让它不同部分宽度不一样, 而且显得连续美观?谢谢! 复:不能自动完成,可以利用编辑技巧实现。 liaohm 问:如何将一段圆弧进行几等分? fanglin163 答复:利用常规的几何知识嘛。 EDA 只是工具。问: protel 里用的 HDL 是普通的 VHDL 复: Protel PLD 不是, Prot