文档介绍：第五章触发器
概述
SR锁存器
电平触发的触发器
脉冲触发的触发器
边沿触发的触发器
触发器的逻辑功能及其描述方法
精选ppt
概述
触发器是构成时序逻辑电路的基本单元电t
注意
正常工作时应遵守SR =0的约束条件
即不应加以 S = R =0的输入信号。
精选ppt
二、动作特点：
R (Reset Direct)-直接置“0”端(复位端)
S (Set Direct)-直接置“1”端(置位端)
在基本RS 锁存器中，因输入信号直接加在输出门上，所以输入信号在全部作用时间里，都能直接改变输出端Q和Q的状态。
精选ppt
例1：
画出基本 RS 锁存器的输出波形
精选ppt
电平触发的触发器
一、电路结构与工作原理
带异步置1、置0输入端的电平触发SR触发器
SD，RD 用于预置触发器的初始状态，
工作过程中应处于高电平，对电路工作状态无影响。
精选ppt
电平触发SR触发器特性表
精选ppt
电平触发SR触发器真值表
Qn—时钟到来前触发器的状态
Qn+1—时钟到来后触发器的状态
精选ppt
二、动作特点：
=0期间，G3、G4被封锁，触发器状态不变。
=1的全部时间里R 和S的变化都将引起触发器的输出状态的变化。
CP=1期间内若输入信号多次发生变化，则触发器的输出状态也会发生多次翻转。
存在问题
触发方式：电平触发方式
精选ppt
例1：画出电平触发SR 触发器的输出波形。
R
S
CP
不定
不定
真值表
CP高电平时触发器状态由R、S确定
Q
Q
0
1
0 0
S
R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
精选ppt
例2：画出电平触发SR触发器的输出波形。设触发器的初态为Q=0。
0 0
S
R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
精选ppt
三、电平触发的D触发器
D
CLK
D
CLK
1D
C1
Q
Q
精选ppt
D
CLK
Q
Q
例：电平触发D触发器的CLK和输出端D的电压波形如图所示，画出Q和Q的电压波形。
精选ppt
脉冲触发的触发器
一、电路结构与工作原理
1. 主从SR触发器
逻辑符号
CP
Q
S
R
Q
CI
1S
1R
精选ppt
从触发器
主触发器
CP
CP
1
互补时钟控制主、从触发器不能同时翻转
R
S
CI
F从
Q
Q
Q
CI
F主
S
R
1) 电路结构
精选ppt
0
1
F主打开
F主状态由S、R决定，接收信号并暂存。
F从封锁
F从状态保持不变。
CP=1时
1
CP
CP
R
S
CI
F从
Q
Q
Q
CI
F主
S
R
2) 工作原理
精选ppt
1
0
状态保持不变。
从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。
F从打开
F主封锁
0
CP
0
1
0
1
0
1
R
S
CI
F从
Q
Q
Q
CI
F主
S
R
CP
精选ppt
（只在CP从1变为0时有效）
主从SR触发器真值表
功能与电平触发SR触发器完全相同。
精选ppt
t
t
S
0
t
R
0
t
Qm
0
t
Q
0
CP
0
1
2
3
4
5
6
例1：已知主从RS 触发器的CP和S、R波形，试画出 Q 端的波形，设触发器的初态为Q=0。
精选ppt
cp
t
t
R
0
t
S
0
t
Qm
0
t
Q
0
t
Q
0
例2：已知主从SR 触发器的CP和S、R波形，试画出 Q 端的波形，设触发器的初态为Q=0。
精选ppt
逻辑符号
CP
Q
J
K
Q
CI
1J
1K
反馈线
2. 主从JK 触发器
1）电路结构
精选ppt
(1)J=1, K=1
设触发器原态为“0”态
翻转为“1”态
分析JK触发器的逻辑功能
0
1