74hc573完整中文资料.doc

文档介绍：1 zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz zzzzzzzzzzzzzzzzzzzzzzzzzz 74hc573 中文资料参数-74hc573 引脚图- 功能原理-74hC573 的作用- 应用电路-74hC563-54hC57 高性能硅门 CMOS 器件 SL74HC573 跟 LS/AL573 的管脚一样。器件的输入是和标准 CMOS 输出兼容的;加上拉电阻,他们能和 LS/ALSTTL 输出兼容。当锁存使能端为高时,这些器件的锁存对于数据是透明的(也就是说输出同步)。当锁存使能变低时,符合建立时间和保持时间的数据会被锁存。×输出能直接接到 CMOS , NMOS 和 TTL 接口上×操作电压范围: ~ ×低输入电流: × CMOS 器件的高噪声抵抗特性·三态总线驱动输出·置数全并行存取·缓冲控制输入·使能输入有改善抗扰度的滞后作用原理说明: M54HC563/74HC563/M54HC573/74HC57 3的八个锁存器都是透明的D型锁存器,当使能( G)为高时, Q输出将随数据( D)输入而变。当使能为低时,输出将锁存在已建立的数据电平上。输出控制不影响锁存器的内部工作,即老数据可以保持,甚至当输出被关闭时, 新的数据也可以置入。这种电路可以驱动大电容或低阻抗负载,可以直接与系 2 统总线接口并驱动总线,而不需要外接口。特别适用于缓冲寄存器, I/O 通道, 双向总线驱动器和工作寄存器。 HC563 引脚功能表: PIN No 引脚号 SYMBOL 符号 NAME AND FUNCTION 名称及功能 1 OE 3 State output Enable Input (Active LOW)3 态输出使能输入(低电平) 2, 3, 4, 5, 6, 7, 8,9 D0 to D7 Data Inputs 数据输入 12,13,14,15,16,17,18,19 Q0 to Q7 3 State Latch Outputs 3 态锁存输出 11 LE Latch Enable Input 锁存使能输入 10 GND Ground 接地(0V) 20 VCC Positive Supply Voltage 电源电压 HC573 引脚功能表: PIN No 引脚号 SYMBOL 符号 NAME AND FUNCTION 名称及功能 1 OE 3 State output Enable Input (Active LOW)3 态输出使能输入(低电平) 2, 3, 4, 5, 6, 7, 8,9 D0 to D7 Data Inputs 数据输入 12,13,14,15,16,17,18,19 Q0 to Q7 3 State Latch Outputs 3 态锁存输出 11 LE Latch Enable Input 锁存使能输入 10 GND Ground 接地(0V) 20 VCC Positive Supply Voltage 电源电压 3 图1 HC573 引脚图图2 H