文档介绍：采用单片机实现对FPGA的配置【摘要】FPGA应用越来越广泛,但专用配置器件比较昂贵。在具有微处理器和FPGA的综合应用系统中,使用微处理器来实现对FPGA的数据配置,是一种经济实用的方法。本文介绍了应用单片机来实现对FPGA的数据配置方法。同时,给出了对FPGA的被动串行配置的时序和具体硬件、软件的实现方法。【关键词】单片机;FPGA;被动串行;配置数据0引言可编程逻辑器件(PLD)的应用越来越广泛。基于查找表技术、SRAM工艺的FPGA具有密度高且触发器多等特点,多用于复杂的时序逻辑和高速数据处理中。FPGA器件由于工艺原因在应用时需要进行数据配置。配置数据决定了FPGA内部互连和功能,改变配置数据,也就改变了器件的逻辑功能。配置数据必须保存在FPGA器件以外的非易失存储器内,这给实际应用带来了不便[1]。为了实现在线可重配置(ICR),通常的方法有两种。一是采用专用的配置芯片(如ALTERA的EPC1、EPC2等)来存储配置数据。专用的配置芯片比较昂贵,显著增加了系统成本。而由于FPGA器件在数值计算方面明显地劣于微处理器,所以,经常是单片机和FPGA并行出现在系统中。应用单片机的剩余程序存储区来存放配置数据,上电后由单片机控制实现对FPGA器件的数据配置[2]。本文通过从被动串行(PS)配置时序出发,介绍应用单片机来实现对FPGA的数据配置方法。1被动串行配置(PS)及硬件连接FPGA配置方式主要分为两大类:主动配置和被动配置。主动配置方式由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程;而被动配置方式则由外部计算机或微处理器控制配置过程。根据数据线的多少又可以将FPGA器件配置方式分为并行配置和串行配置两大类。下面介绍用单片机实现的被动串行配置。几乎所有FPGA器件都支持被动串行配置。被动串行配置的时序图如图1所示,在这种配置方式中没有握手信号,配置时钟的工作频率必须在器件允许的范围,最低频率没有限制。为了开始配置,INT、VCCIO必需供电。FPGA上电后进入复位状态。nCONFIG被置为低电平,使FPGA进入复位状态;nCONFIG由低到高的电位跳变启动配置过程。整个配置包括三个阶段:复位、配置和初始化。当nSTATUS或者nCONFIG为低电平时,器件脱离复位状态,并且释放漏极开路的nSTATUS管脚。在nSTATUS释放后,被外部电阻拉高,这时nSTATUS和nCONFIG同时为高电平,FPGA准备接收配置数据,配置阶段开始。在串行配置过程中,FPGA在DCLK上升沿锁存DATA0引脚上的数据。成功接收到所有数据后,释放CONF_DONE引脚,并被外部电阻拉高。CONF_DONE由低到高的转变标志配置结束,初始化开始。此后,DCLK必须提供几个周期的时钟(具体周期个数与DCLK的频率有关,一般可在20到40之间选择),确保目标芯片被正确初始化。初始化完成后,FPGA进入用户工作模式。如果使用了可选的INIT_DONE信号,在初始化结束后,INIT_DONE被释放,且被外部电阻拉高,这时进入用户模式。DCLK、DATA、DATA0配置后不能三态,可置高或者置低。在配置过程中,一旦出现错误,FPGA将nSTATUS拉低。系统可以实时监测,当识别到这个信号后,重新启动配置过程。NCONFIG由高变低,再变高可以重新进行配置。