文档介绍：分类号:____________
UDC:____________
密
编
公开
号:2003**********
中国科学院研究生院
博士学位论文
论文题目:快速锁定射频锁相环频率合成器研究
学
作
号:_________________________
微电子学与固体电子学
级:______________
______________
者:_________________________
专业名称:_________________________
中国科学院研究生院博士学位论文
论文题目:
快速锁定射频锁相环频率合成器研究
指导教师:
吴南健研究员
单位:中国科学院半导体研究所
论文提交日期:
学位授予单位:中国科学院研究生院
答辩委员会主席:作者:_________________________
快速锁定射频锁相环频率合成器研究
Research of Fast Lock-in RF PLL Frequency Synthesizers
研究生姓名:
指导教师姓名:
中国科学院研究生院
Doctor Degree Candidate:
独创性说明
本人郑重声明:所呈交的论文是我个人在导师指导下进行的研究工
作及取得研究成果。尽我所知,除了文中特别加以标注和致谢的地方
外,论文中不包含其他人已经发表或撰写的研究成果,也不包含为获得
中国科学研究院或其他教育机构的学位或证书所使用过的材料。与我一
同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并
表示了谢意。
签名:___________日期:____________
关于论文使用授权的说明
本人完全了解中科院半导体所有关保留、使用学位论文的规定,
即:所内有权保留送交论文的复印件,允许论文被查阅和借阅;所内可
以公布论文的全部或部分内容,可以采用影印、缩印或其他复制手段保
存论文。
(保密的论文在解密后应遵循此规定)
签名:___________导师签名:___________日期:____________
摘
要
近十几年来,无线通信技术和微电子技术得到了蓬勃发展,对 CMOS射频
通信系统的研究方兴未艾。锁相环频率合成器是无线射频系统前端的一个关键部
件,频率合成器的锁定速度决定了通信系统的信道切换有多快以及系统被启动的
速度有多快,在时分多址和扩频跳频通信系统中,更是急切需要快速锁定的高性
能锁相环频率合成器。快速锁定、低相位噪声与毛刺、全集成的锁相环频率合成
器设计始终是现代无线通信系统的一个挑战。
本文论述了锁相环频率合成器的工作原理,它的相位噪声和毛刺,以及它
的动态过程,综述了各种加快锁定速度的方法,提出了一种新型的快速锁定的锁
相环频率合成器。它包含一个新型的能够直接频率预置的数模混合信号压控振荡
器,通过精确地预置压控振荡器的频率,这种锁相环频率合成器能够极大地加快
锁定速度。我们采用 CMOS工艺进行电路设计,把频率合成器
的所有部件全部集成到了一块芯片上,芯片面积为 。测试的结果表
明,该频率合成器大大地加快了锁定速度,锁定时间小于 10us,而且没有以牺
牲相位噪声和毛刺水平为代价。该频率合成器测得的相位噪声是
–85dBc/******@10kHz、1MHz参考频率的毛刺为-40dBc。该频率合成器能够自动
监测到温度的变化并且补偿压控振荡器振荡频率随温度的漂移,使得压控振荡器
的频率几乎不随温度的变化而变化。
关键词:锁相环频率合成器(PLLFS),混合信号压控振荡器(mixed signal VCO),
锁定时间(锁定速度),相位噪声/毛刺,频率预置
I