文档介绍：物理机电学院课程设计报告
评阅意见:
日期
评阅教师
多功能秒表设计
【摘要】
随着电子技术的飞速发展，基于嵌入式的控制系统已广泛应用于工业、农业、电力、 电子、智能楼宇等行业，微型计算机作为嵌入式控制系统的主体与核心，代替核，真正产生异常，逻辑示意图如下图所示。如果在VIC中使能了相应外 设的中断，外设中断才能到达VIC并向内核发送中断请求：只有使能了内核中断IRQ或者
HQ,内核才能貞•正产生异常。硬件图如下
中断的过程示意图如下:
vicaiii i；
VIC的32个 中 KfrffiA
住内骸
（3）定时器
LPC2131具有2个32位可编程泄时川•数器，均具有4路捕获、4比较路匹配并输出电 路。泄时器对外设时钟（pclk）周期进行计数，可选择产生中断或根据4个匹配寄存器的 设定，在到达指左的泄时值时执行英它动作（输出高/低电平、翻转或者无动作）。它还包 括4个捕获输入，用于在输入信号发生跳变时捕获泄时器值，并可选择产生中断。 可用于对内部事件进行计数的间隔左时器，或者通过捕获输入实现脉宽调制，亦可作为 自由运行的定时器。
左时器0和宦时器1除了外设基地址以外，其它都相同。
特性：
带可编程32位预分频器的32位定时器/计数器：
具有多达4路32位的捕获通道一当输入信号跳变时可取得泄时器的瞬时值，也可 选择使捕获事件产生中断；
4个32位匹配寄存器：
一匹配时立时器继续工作，可选择产生中断：
一匹配时停止泄时器，可选择产生中断；
一匹配时复位定时器，可选择产生中断。
多达4个对应于匹配寄存器的外部输出，具有下列特性：
一匹配时设宜为低电平；
一匹配时设置为高电平：
一匹配时翻转： 一匹配时无动作。
结构如下：
左时器0和左时器1的方框图
(4) GPIO
LPC2131 具有多达 47 个通用 I/O 口(GPIO,General Purpose I/O ports),分别为 P0[31:0]、 Pl[31：161，其中，，。由于口线与其它功能复用，因而需要进 行相关的管脚连接模块(PINSEL0. PINSEL1、PINSEL2)选择连接GPIO,然后通过IODIR 进行输入/输出属性设置后才能操作。
当管脚选择GPIO功能时，有3个寄存器用于控制GPIO的使用，IOSET、IOCLR和 IOPIN。IOSET用于口线置1,而IOCLR则用于口线淸零，IOPIN则反映当前10 口的状态, 读回IOSET则反映当前IO 口设泄状态。
特性
Z单个位的方向控制：
Z单独控制输出的置位和淸零：
Z所有I/O 口在复位后默认为输入。
世脚描述
,
GPIO管脚描述
管脚名称
类型
描述
-
Pl. 16-
输入/输出
通用I/O 口。实际可用的 GPIO数量取决于可选功 能的使用。
P0. 31
GPIO
数量取决于可选功能的使用C
管脚连接设置
将相应管脚的PINSELn位设置为00即选择GPIO功能：大部分管脚复位后默认为GPIO.
蜂鸣器连接图
—
髙电平时蜂鸣器停止鸣叫，低电平时开始鸣叫
按键的连接图:
不按下时为髙电平，按下时变为低电平
(5) UARTO 和 UART1
LPC2131具有2个符合符合'550工业标准的异步串行口(UART) UART0和UART1。 两者除了外设基地址以外，其它都相同，因而在这里统一进行描述。
特性：
z 16字节收发FIFO：
z寄存器位置符合'550工业标准：
z接收器HFO触发点可为1,;
z内苣波特率发生器：
z LPC2131包含使能实现软件流控制的机制。
管脚描述
。
表4. 7 UART管脚描述
管脚名称UART管脚
功能描述
说明
P0. 0 TxDO
串行输岀
串行发送数据
P0. 1 RxDO
串行输入
串行接收数据
P0. 8 TxDl
串行输岀
串行发送数据
P0. 9 RxDl
串行输入
串行接收数据
管脚连接设置
当进行如下设置时将P()・0、：
PINSELO = 0x00000005; //可能影响其它管脚连接
PINSEL0 = (PINSELO & (~OxOF)) 10x05; // 不影响其它管脚连接 、：
PINSELO = 0x05 « 16: //可能影响其它管脚连接
结构
UA