EDA试卷及答案.doc

文档介绍：....EDA試卷答案一、单项选择题1、:原理图/HDL文本输入→__A__→综合→适配→____B____→编程下载→硬件测试。;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为__A___。,在下面对综合的描述中,_____D____是错误的。。,可与FPGA/CPLD的基本结构相映射的网表文件。、面积、性能的要求,需要对综合加以约束,称为综合约束。,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)。、CPLD两类,其中CPLD通过___A__实现其逻辑功能。(LUT);一个设计实体(电路模块)包括实体与结构体两部分,结构体描述_____B___。,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);下列方法中___A___不属于面积优化。,其信号更新是___B____。,其综合结果可实现__A__。P147....,其中__A__占用触发器较多,但其简单的编码方式可减少状态译码组合逻辑资源,且易于控制非法状态。、,试补充完整。LIBRARYIEEE;;;T10ISPORT(CLK:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));T10;T10ISSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THEN--边沿检测IFQ1>10THENQ1<=(OTHERS=>'0');--置零ELSEQ1<=Q1+1;--加1ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDbhv;,试补充完整。LIBRARYIEEE;;ENTITYbmuxISPORT(sel:INSTD_LOGIC;A,B:INSTD_LOGIC_VE