文档介绍：第一章绪论
引言
随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正
朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编
程逻辑器件的出现和发展大大改变了传统的系统设计方法。
可编程逻辑器技术代表了当今电子设计技术的最新发展方向，它的基本特征是：设计
人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统
的关键电路用一片或几片专用集成电路（ASIQ实现，然后采用硬件描述语言
（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。
这样的设计方法被称为高层次的电子设计方法。下面介绍与EDA基本特征有关的
几个概念。
“自顶向下”的设计方法
10 年前，电子设计的基本思路还是选择标准集成电路 “ 自底向上
（ Bottom-Up ）地构造出一个新的系统，这样的设计方法就如同一砖一瓦地建造
金字塔，不仅效率低、成本高而且还容易出错。
高层次设计
高层次设计提供了一种“自顶向下”（Top-Down）的全新的设计方法，这种
设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方
框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在
系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理
实现级可以是印刷电路板或专用集成电路。
由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪
费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
硬件描述语言
Verilog HDL是目前应用最为广泛的硬件描述语言。Verilog HDL可以用来进
行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析
等。
Verilog HDL 适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设
计和描述．
Verilog HDL 进行设计最大的优点是其工艺无关性．这使得工程师在功能设
计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统
设计的要求施加不同的约束条件，即可设计出实际电路．
Verilog HDL 是一种硬件描述语言(hardware description language) ，为了制作数
字电路而用来描述 ASICs和FPGA的设计之用。Verilog的设计者想要以 C编程语言为基础设计一种语言，可以使工程师比较容易学习。
Verilog 是由 en:Gateway Design Automation 公司于大约1984 年开始发展。
Gateway Design Automation 公司后来被 Cadence Design Systems于 1990 年所购并。现在Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL 模拟器拥有全部的财
产权。
QuartusII 软件介绍
QuartusII软件是开发AlteraPLD的软件工具，可开发FPGA CPLD和结构化的 ASIC,是MAX+plusII的升级版本。QuartusII提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能够支持逻辑门数在百万门以上的逻辑器件的开
发，并且为第三方工具提供了无缝接口。QuartusII 提供了全面的逻辑设计能力，
包括电路图、文本和波形的设计输入以及编译、逻辑综合、仿真和定时分析以及
器件编程等诸多功能。特别是在原理图输入等方面，QuartusII 被公认为是最容易
使用、人机界面最友好的PLD开发软件。
软件的特点
开放式的多平台设计环境
QuartusII 提供了完整的多平台设计环境，能满足各种特定设计的需要，也是
可编程片上系统（SOPC设计的综合性环境和SOPC开发的基本设计工具，并为
Alrera DSP开发包进行系统的模型设计提供了集成综合环境。QuartusII设计工具
完全支持VHDL、 Verilog 的设计流程，其内部嵌有VHDL、 Verilog 逻辑综合器。
QuartusII 也可以利用第三方综合工具。同样，QuartusII 具备仿真功能，同时也支
持第三方的仿真工具。
设计与结构无关
QuartusII 支持 Cyclone、 Stratix、 APEX20KE、 FLEX10KA、 FLEX6000、 MAX7000B、
MAX7000AE和MAX7000s等系列可编程逻辑器件，门数为 6000〜250000门，提
供了业界正真与结构无关的可编程逻辑设计环境。QuartusII 的编译器还提