1 / 8
文档名称:

实验一 存储器实验--精选文档.doc

格式:doc   大小:66KB   页数:8页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

实验一 存储器实验--精选文档.doc

上传人:xv5552 2022/3/29 文件大小:66 KB

下载得到文件列表

实验一 存储器实验--精选文档.doc

文档介绍

文档介绍:实验一 存储器实验--精选文档
实验一 存储器实验--精选文档
实验一 存储器实验--精选文档
实验一 存储器实验
1.FPGA中LPM_ROM定制与读出实验
一.实验目的
1、掌握FPGA中lpm_ROM的设置,作为只读存储器功能,
掌握lpm_ram_dq的参数设置和使用方法,
3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。
二.实验原理
在FPGA中利用嵌入式阵列块EAB可以构成存储器,lpm_ram_dq的结构如图3-2-1。数据从ram_dp0的左边D[7..0]输入,从右边Q[7..0]输出,R/W——为读/写控制信号端。数据的写入:当输入数据和地址准备好以后,在inclock是地址锁存时钟,当信号上升沿到来时,地址被锁存,数据写入存储单元。
数据的读出:从A[7..0]输入存储单元地址,在CLK信号上升沿到来时,该单元数据从Q[7..0]输出。
R/W——读/写控制端,低电平时进行读操作,高电平时进行写操作;
CLK——读/写时钟脉冲;
DATA[7..0]——RAM_dq0的8位数据输入端;
A[7..0]——RAM的读出和写入地址;
Q[7..0]——RAM_dq0的8位数据输出端。
三.实验步骤
(1)按图3-2-1输入电路图。并进行编译、引脚锁定、FPGA配置。
(2)通过键1、键2输入RAM的8位数据(选择实验电路模式1),键3、键4输入存储器的8位地址。键8控制读/写允许,低电平时读允许,高电平时写允许;键7(CLK0)产生读/写时钟脉冲,即生成写地址锁存脉冲,对lpm_ram_dq进行写/读操作。
(3)注意,lpm_ram_dq也能加入初始化文件( ,是后面将要用到的模型CPU执行微程序文件),注意此文件加入的路径表达和文件表达(3-2-2): ./ ,(后缀mif要小写),同时选择在系统读写RAM功能,RAM的ID名取为:ram1。
实验一 存储器实验--精选文档
实验一 存储器实验--精选文档
实验一 存储器实验--精选文档
注:验证程序文件在DEMO5_lpm_ram目录,,,,按以上方式首先进行验证实验。首先控制读出初始化数据,,然后控制写入一些数据,再读出比较。使用在系统读写RAM的工具对其中的数据进行读写操作(图3-2-3),设置成连续读模式,将在系统读写工具窗口的数据与实验箱上数码管上显示的数据对照起来看。
四.实验要求
(1) 实验前认真复习存储器部分的有关内容;
(2) 写出实验报告
五.思考题
(1)如何在图形编辑窗口中设计lpm_ram_dq存储器?怎样设定地址宽度和数据线的宽度?设计一数据宽度为6,地址线宽度为7的RAM,仿真检验其功能,并在FPGA上进行硬件测试。
(2)如何建立lpm_ram_dq的数据初始化,如何导入和存储lpm_ram_dq参数文件?生成一个mif文件,并导入以上的RAM中。
(3)怎样对lpm_ram_dq设计参数文件进行软件仿真测试?