文档介绍：数字时钟课程设计报告

姓名：学号：
班级：专业：
，“分”的调节采用将原来使他们计时加“1” 的信号切换为可控脉冲信号的方法。报时电路由555定时器构成的多谐振荡器，三极管和蜂鸣器组成，这样蜂鸣器输出的音频信号有高低变化。报时电路的驱动信号要在报时时间段内使振荡器工作。我还设计了数字钟的“秒”清零功能，只要使“秒”所对应的74LS160N各自的清零端信号为高电平即可。
方案设计
根据数字钟的设计思路，可以将它分为六个单元电路：秒脉冲电路，计时电路，译码电路，显示电路，调时调分控制电路，整点报时电路，清零控制电路。它们之间的连接关系见原理方框图，如图1所示：
整点报时电路
清零控制电路
调时调分控制电路
秒脉冲电路
显示电路
计时电路
图 1. 数字电路原理框图

由原理方框图可以看出，在整个数字钟电路中，计时电路是主体。它不仅是显示电路的基础，还要与调时调分控制电路，整点报时电路，清零控制电路配合来实现相应的功能。而数字钟的准确性则依赖于由多谐振荡器构成的秒脉冲源的准确性，在连接实物时要将其输出信号的频率控制为1KHz。由设计思路和原理方框图得图
图2. 数字时钟整体图
三、单元电路设计

如图3，由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接
相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Dc放电，使电路产生振荡。电容C在2/3Vcc和1/3Vcc之间充电和放电，从而在输出端得到一系列的矩形波，对应的波形如图4所示。
图3. 555构成多谐振荡器图4. 多谐振荡器的波形图
输出信号的时间参数是： T= tw1+tw2 ，tw1=（R1+R2）C，tw2= 。其中，tw1为VC由1/3Vcc上升到2/3Vcc所需的时间，tw2为电容C放电所需的间。555电路要求R1与R2均应不小于1KΩ，。
外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即获
得较高精度的振荡频率和具有较强的功率输出能力。因此，这种形式的多谐振荡器很广。
现在要用多谐振荡器产生频率为1Hz的脉冲信号，由上面的三个表达式可得T=
（R1+2R2）=108K R2=100K，C=10nF可求得T约为1mS，则输出信号频率约为1KHz。选择此参数的多谐振荡器可作为脉冲通过三个74LS90进行十进制分频即可得到秒脉冲，如图5所示。
计时电路
计时电路主要由异步计数器74LS160N组成。74LS160N为中规模TTL集成计数器十分频功能，。其引脚排列图和功能表如图6和表1所示。
图6中MS1，MS2为置9端，它们都接高电平时置数有效；M01，M02为清零端，它们都接高电平时清零有效；CLK0端接Q0端，CK1端接脉冲信号，Q3，Q2，Q1，Q0作为输出时为10进制计数器。制作数字钟时单片74LS160N都要采用这种接法。
图5. 秒脉冲发生器

图6. 74LS160N的引脚排列图
CLK
RD'
LD'
EP ET
工作状态
×
0
×
× ×
置零
↑
1
0
× ×
预置数
×
1
1
0 1
保持
×
1
1
× 0
保持（但C=0）
↑
1
1
1 1
计数
表1. 74LS160N的功能表
计时电路可分为“时”,“分”，“秒”三部分计时。以“秒”计时为例，它要求两片74LS160N构成60进制计数器，计数从0开始，到59后秒脉冲来时计数又变为0，如此循环。而且在“秒”由59变为0时要产生“进位信号”，使“分”“秒”的十位和个位的芯片分别编号为2，，它的RCO端在它计数从9变为0时由“1”变为“0”，把它接到片2的CLK端作为进位信号。采用两片74LS00N将片2的Q2，Q1端接到片2的清零端，当计数为“60”时，片2计数为“6”，它的Q2，