峰值保持电路.doc

文档介绍：© 1994-2010 China .Academic Journal Electronic Publishing House. All rights reserved.
峰值保持电路
浙江余姚02
200

+
300

4
400

+
500

+
600

*
700

+
800

+
900

+
1000

+ 0・13
此电路电容为1“
OJ5mV/S, “°
利斥采样一保持集成电路实现峰值保持
。
此集成电路将运放(作比较器和跟随器)和模拟开 关集成在一块芯片上，只外按保持电容。
当Vin上升时，】?跟随. 則 V。= V|Ne
当下降时,ICt输出为低电平(OV),便【C,保 。为Wo此电路电容为1“时保持电压时间漂 移率约lmV/S・

用数字方
法实现峰 值保持
模拟方法不足 之处是，
(1)保持时间 不够长。既使加小 的漂移率，在某些 场合也是不允许 的。若增大寄存电 善，但影响响应速度。数字方法可克服此缺点。要实 现任立长时间保存峰値而无葆移，则可用快速A/D转 换来解决。
(2)运放组戍的比较器存在比较灵敏度的问題。 既使用窩速运放和专用电压，比较器在翻转时由于增 关失控。用数字方袪作比较可解决这个问题。数字比 较器可由预豊计数器或专用数字比较器(如CC4585) 组成。

双积分式A/D转换的下斜积分时间代表输入信号 的大小，设前次A/D转换卞斜积分时间为0计数值为
存庄崙存器中，本次A/D转换下斜积分吋间为 5 计数值为N：。若N,>N„則N,取代M存入幽存
器，反之保留M值。
电路如图5所示，波形如图6所示。
&对5充电，使Q■为1.
寄存器处于接收状态，等待系统启动。在一个采样周 期开始，经50HZ和时钟同步后，发出一个宽度约500 。. 使寄存器输出全零后关闭，即完成加电色始化。同时 启动脉冲加在綺助计数器的置数控制«PE>使辅助 计数器的输出等于予置值。
在启动脉冲发出后，双稳电路Q为1•舌门打开. 时钟脉冲进入主计数器计数，◎，为1，K> ,进行上斜积分。当丰计 ，便Q：为0,①为 b断开K“闭合心积分器对基准Uv —进行下斜积 分。同时打开辅门，时钟脉冲进行辅助计数器逬行减 法计数。
当积分器下斜过◎时，比较器CA3140输出负眺 ，同时将积分电 容O
© 1994-2010 China .Academic Journal Electronic Publishing House. All r