文档介绍：芯片生产工艺流程（课件）
第一页，编辑于星期六：十五点三十三分。
单晶拉制（1）
第二页，编辑于星期六：十五点三十三分。
单晶拉制（2）
第三页，编辑于星期六：十五点三十三分。
单晶拉制：十五点三十三分。
发射区光刻
sio
外延层
基区
第三十七页，编辑于星期六：十五点三十三分。
发射区预淀积
sio
外延层
基区
发射区
集电区
第三十八页，编辑于星期六：十五点三十三分。
发射区扩散（*）
sio
外延层
基区
发射区
集电区
第三十九页，编辑于星期六：十五点三十三分。
发射区低温氧化（*）
sio
外延层
基区
发射区
集电区
第四十页，编辑于星期六：十五点三十三分。
氢气处理
sio
外延层
基区
发射区
集电区
第四十一页，编辑于星期六：十五点三十三分。
N+光刻（适用于P型片）
sio
外延层
基区
发射区
集电区
第四十二页，编辑于星期六：十五点三十三分。
N+淀积扩散（适用P型片）
sio
外延层
基区
发射区
集电区
第四十三页，编辑于星期六：十五点三十三分。
N+低温氧化（适用P型片）
sio
外延层
基区
发射区
集电区
第四十四页，编辑于星期六：十五点三十三分。
氢气处理（适用P型片）
sio
外延层
基区
发射区
集电区
第四十五页，编辑于星期六：十五点三十三分。
3B光刻
sio
外延层
基区
发射区
集电区
第四十六页，编辑于星期六：十五点三十三分。
铝蒸发
AL
外延层
基区
发射区
集电区
第四十七页，编辑于星期六：十五点三十三分。
四次光刻
AL
外延层
基区
发射区
集电区
第四十八页，编辑于星期六：十五点三十三分。
氮氢合金
AL
外延层
基区
发射区
集电区
第四十九页，编辑于星期六：十五点三十三分。
AL上CVD
SiO
外延层
基区
发射区
集电区
2
第五十页，编辑于星期六：十五点三十三分。
氮气烘焙（适用N型片）
SiO
外延层
基区
发射区
集电区