文档介绍：D M A 控制器 1 第 9 章 2第9章 DMA 控制接口?教学重点? 8237A 的工作方式? 8237A 寄存器组的作用? 8237A 寄存器组的编程注意复****第 节注意复****第 节 3 DMA 控制器 8237A ? DMA 控制器用于存储器的高速数据交换? PC/XT 使用 1片 8237A ? PC/AT 使用 2片 8237A (级连) ?每个 8237A 芯片有 4个 DMA 通道,即 4 个独立的 DMA 控制器,可支持 4路 DMA 操作?各 DMA 通道优先权不同?各 DMA 通道可以分别允许和禁止?每个 DMA 通道有 4 种工作方式?一次 DMA 传送的最大长度可达 64KB ?多个 8237A 芯片可以级连,以扩展通道数目 4 DMA 控制器的双重身份?在 CPU 控制总线时 DMA 控制器为外设芯片,其地址线 A0~A3 、- IOR 、-IOW 均为输入地址线-IOR -IOW CPU DMAC 数据线 5 DMA 控制器的双重身份? DMAC 控制总线时 DMA 控制器为总线控制设备,其地址线 A0~A3 、- IOR 、-IOW 、-MEMR 、-MEMW 等均为输出地址线-IOR -IOW CPU DMAC -MEMR -MEMW 存储器高速外设数据线对外设不寻址对外设不寻址对内存寻址对内存寻址 6 8237A 的内部结构和引脚?内部结构和外部引脚都相对比较复杂?应用观点,内部主要由两类寄存器组成?通道寄存器?控制和状态寄存器首先分类展开外部引脚首先分类展开外部引脚 7 1. 请求与响应信号? DREQ 0~ DREQ 3: DMA 通道请求。当外设需要请求 DMA 服务时, 将 DREQ 信号置成有效电平,并要保持到产生响应信号。? HRQ : 总线请求。 8237A 输出有效的 HRQ 高电平,向 CPU 申请使用系统总线。? HLDA : 总线响应。 8237A 接受来自 CPU 的响应信号 HLDA ,取得了总线的控制权。? DACK 0~ DACK 3: DMA 通道响应。 8237A 使请求服务的通道产生相应的 DMA 响应信号。- MEM W -IOR 数据总线地址总线输入设备存储器 DMAC CPU②③④① HOLD HLDA DREQ DACK 8 2. DMA 传送时的控制信号?A0~A7:地址线。输出低8位存储器地址。? DB 0~ DB 7 :数据线。输出高8 位存储器地址; 存贮器与存贮器的传送期间,用于数据传送。? ADSTB : 地址选通。 DMA 传送开始时,输出高有效,把在 DB 0~ DB 7 上输出的高 8 位地址锁存在外部锁存器中(相当于 CPU 的 ALE 信号) 。? AEN : 地址允许。输出高有效,将锁存的高 8位地址送入系统总线,与芯片此时输出的低 8 位地址组成 16 位存储器地址。 9 2. DMA 传送时的控制信号(续) ?-MEMR :存储器读, 输出。有效将数据从存储器读出?-MEMW :存储器写, 输出。有效将数据写入存储器?-IOR : I/O 读,输出。有效将数据从外设读出?-IOW : I/O 写,输出。有效将数据写入外设? READY :准备好。 DMA 传送的 S3下降沿检测到为低时, 插入等待状态 Sw ,直到 READY 为高才进入第 4 个时钟周期 S4。?-EOP :过程结束,双向。? DMA 传送过程结束,输出一个低有效脉冲。?外部输入低脉冲信号,则终结 DMA 传送。 10 3. 与处理器的接口信号? DB0 ~ DB7 :数据线。用于 8237A 与微处理器进行数据交换。? A0 ~ A3 :地址线。用以选择芯片内部寄存器。?-CS :片选。低有效时,微处理器与 8237A 通过数据线通信,主要完成对 8237A 的编程。?-IOR : I/O 读,输入。 CPU 读 8237A 内部寄存器。?-IOW : I/O 写,输入。 CPU 写 8237A 内部寄存器。? CLK :时钟。控制芯片内部操作和数据传输。? RESET :复位。使 8237A 处于初始状态。