文档介绍：
DSP实验应用GPIO控制
试验一 GPIO限制
一．试验根本原理 1. 程序功能：
通过对GPIO的设置来实现对试验板上LED〔3D0〕的亮灭的限制详细可分为对DPLL和GPIO的

DSP实验应用GPIO控制
试验一 GPIO限制
一．试验根本原理 1. 程序功能：
通过对GPIO的设置来实现对试验板上LED〔3D0〕的亮灭的限制详细可分为对DPLL和GPIO的限制.
〔1〕时钟电路 a) C5509的时钟电路由一个DPLL和一个时钟模式存放器CLKMD组成
b) 在CLKMD的限制下，DPLL对外部输入时钟进展分频、倍频和锁相，为CPU及外设供应工作时钟
CLKIN pin DPLL CLKOUT pin
CLKMD CLKMD pin 〔2〕时钟模式存放器CLKMD

相关限制字含义:
IAI：退出省电状态后如何进展跟踪，是接着省电状态之前的设定还是重新进展整个跟踪锁定
IOB:发生失锁时时钟电路的动作，是接着输出时钟信号还是切换到旁路模式
PLLMULT：锁定模式下的倍频次数 PLLDIV：锁定模式下的分频次数
〔3〕GPIO -C5509有8个相互独立的可编程GPIO管脚(IO0 ~IO7)构成 -各个GPIO管脚的方向限制〔输入或输出〕由方向存放器IODIR设定

-各个GPIO管脚上的输入/输出电平由存放器IODATA限制
〔1〕DSP片上外设种类及其应用日趋困难
〔2〕供应一组标准的方法〔APIs：函数、数据类型、宏〕用于配置、限制和管理DSP片上外设
〔3〕免除用户编写配置和限制片上外设所必需的定义和代码〔4〕CSL库函数大多数是用C语言编写的,并已对代码的大小和速度进展了优化
〔5〕CSL库是可裁剪的：即只有被运用的CSL模块才会包含进应用程序中
〔6〕CSL库是可扩展的：每个片上外设的API相互独立,增加新的API,对其他片上外设没有影响
二．试验所用到的硬件资源和在片外围电路硬件资源
CPU、LED、蜂鸣器、电阻、电容等在片外围电路
时钟发生器、通用输入/输出口等三．参数设置
CPU时钟：PLL multiply value=24； PLL divide value =1； CLKOUT=PLLMULT/(PLLDIV+1)*CLKIN =24/2*12M=144MHZ
小灯亮或灭的时间：N*13*16*65536/(144*10