文档介绍：电子线路设计与测试返回返回返回2 一、实验目的?掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程; ?熟悉一种 EDA 软件使用; ?掌握分模块分层次的设计方法; ?用电路原理图输入完成一个多功能数字钟设计。返回返回返回3 二、实验任务: 多功能数字钟设计?基本功能?具有“秒”、“分”、“时”计时功能,小时按 24小时制计时。?具有校时功能,能对“分”和“小时”进行调整。?扩展功能?仿广播电台正点报时。在 59分51 秒、 53 秒、 55 秒、 57 秒发出低音 512Hz 信号,在 59分59 秒时发出一次高音 1024Hz 信号,音响持续 1 秒钟,在 1024Hz 音响结束时刻为整点。?闹钟定时控制,其时间自定; 选做内容?任意时刻闹钟;自动报整点时数返回返回返回4 三、数字钟设计分析-功能框图数字钟电路系统由主体电路和扩展电路两大部分所组成秒计数器计满 60后向分计数器进位分计数器计满 60后向小时计数器进位小时计数器按照“24 进制”规律计数计数器的输出经译码器送显示器返回返回返回5 时分秒计数器的设计?分和秒计数器都是模 M =60 的计数器?其计数规律为 00—01—…— 58—59—00…?时计数器是一个 24进制计数器?即当数字钟运行到 23时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为 00时00分00秒。返回返回返回6 2、校时电路的设计?当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时) ?校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能?为使电路简单,这里只进行分和小时的校时 z对校时电路的要求是 y在小时校正时不影响分和秒的正常计数 y在分校正时不影响秒和小时的正常计数 z校时方式有“快校时”和“慢校时”两种 y“快校时”是,通过开关控制,使计数器对 1Hz 的校时脉冲计数 y“慢校时”是用手动产生单脉冲作校时脉冲 ?& 至时个位计数器& 至分个位计数器& & & & 1 1 分十位进位脉冲秒十位进位脉冲 ? C 2 ?F C 1 ?F S 2 S 1 校时脉冲+ 5VS 1为校“分”用的控制开关 S 2为校“时”用的控制开关校时脉冲采用分频器输出的 1Hz 脉冲当S 1或S 2分别为“0”时可进行“快校时”如果校时脉冲由单次脉冲产生器(见 p43 )提供,则可以进行“慢校时”需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关 S 1或S 2为“0”或“1”时,可能会产生抖动,接电容 C 1 、C 2可以缓解抖动。必要时还应将其改为去抖动开关电路返回返回返回7 : 每当数字钟计时快要到正点时发出声响; 通常按照 4低音 1高音的顺序发出间断声响; 以最后一声高音结束的时刻为正点时刻。表 秒个位计数器的状态 CP( 秒)Q 3S1 Q 2S1 Q 1S1 Q 0S1 功能 500000 510001鸣低音 520010停 530011鸣低音 540100停 550101鸣低音 560110停 570111鸣低音 581000停 591001鸣高音 000000停设4声低音(约 500Hz ) 分别发生在 59 分 51 秒、 53 秒、 55 秒及 57 秒,最后一声高音(约 1kHz )发生在 59 分 59 秒,它们的持续时间均为 1秒。由表可得“0 ”时, 500H z 输入音响“1 ”时, 1 kHz 输入音响 Q 3S1= 返回返回返回8 3、仿广播电台正点报时电路的设计 1 & & & Q 0Q 2 分十位 Q 0Q 3 分个位 1 1k Hz 1 1 音响电路 Q 0Q 2 秒十位秒个位 Q 0& && 秒个位 Q 3 500 Hz只有当分十位的 Q 2M2 Q 0M2 =11 分个位的 Q 3M1 Q 0M1 =11 秒十位的 Q 2S2 Q 0S2 =11 秒个位的 Q 0S1 =1 时音响电路才能工作这里采用的都是 TTL 与非门,如果用其它器件, 则报时电路还会简单一些。 4、定时控制电路的设计数字钟在指定的时刻发出信号,或驱动音响电路“闹时”;或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求。返回返回返回 10 四、数字钟的实现方法简介: ?使用传统的中小规模集成电路实现。?使用可编程逻辑器件( FPGA 或 CPLD )实现。这类电路具有现场可编程的特性,用户通过计算机和开发工具将自己设计的电路,生成关于阵列连接的信息文件,并将信息文件通过编程器“编程”到芯片上,实现所需功能。(本实验选用该方式实现,参考 P57