文档介绍：实验触发器参数与功能测试
第1页，共12页，编辑于2022年，星期五
基本R-S触发器测试
JK触发器功能测试
D触发器功能测试
实验目的
第2页，共12页，编辑于2022年，星期五
什么是触发器
实验原理
实验触发器参数与功能测试
第1页，共12页，编辑于2022年，星期五
基本R-S触发器测试
JK触发器功能测试
D触发器功能测试
实验目的
第2页，共12页，编辑于2022年，星期五
什么是触发器
实验原理
数字电路分为组合逻辑电路和时序逻辑电路两大类
组合逻辑电路的基本单元是基本门；
时序逻辑电路的基本单元是触发器。
触发器的必备特点
①具有两个能自行保持的稳态(1态或0态)；
②外加触发信号时，电路的输出状态可以翻转；
③在触发信号消失后，能将获得的新态保存下来。
触发器的分类
按电路结构分：
①基本触发器、②同步触发器、③主从触发器、④边沿触发器
按逻辑功能分：
①RS触发器、 ② JK触发器、 ③ T触发器、④ D触发器
第3页，共12页，编辑于2022年，星期五
RS触发器及其电路结构
实验原理
把两个与非门的输入输出交叉连接即可构成基本RS触发器。
注：正是由于引入反馈，才使电路具有记忆功能。
约束条件：不允许 SD= RD=0.
符号的理解：
S=Set＝PR;
R=Reset＝Clear
。和－：低电平有效
第4页，共12页，编辑于2022年，星期五
0
0
0
0
0
1
1
1
1
1
不允许
置1
清0
保持
&
&
Q
Q
SD
RD
&
&
Q
Q
SD
RD
0
&
&
Q
Q
SD
RD
1
&
&
Q
Q
SD
RD
原态0
1
&
&
Q
Q
SD
RD
1
1
0
原态1
保持
3、特性表
Sd Rd
0 1
不允许
1*
1
置 1
清 0
0
Qn
保持
Qn+1
说明
0 0
1 0
1 1
1
1
0
1
1
0
实验原理
RS触发器工作原理
第5页，共12页，编辑于2022年，星期五
Qn
Qn
CP J K
0
0 0
0 1
1 0
1 1
X X
1
0
Qn
Qn+1
JK触发器及其电路结构
实验原理
J=K=0时, Qn+1=Qn
J≠K 时，Qn+1=J
J=K=1时，Qn+1=Qn
把RS触发器的输出端反馈到输入端并增加输入R和S的个数就可以形成JK触发器。
Q = J Q + K Q
n+1
n
n
第6页，共12页，编辑于2022年，星期五
JK触发器芯片介绍
实验原理
74LS112是带预置清除负触发双JK触发器：
第7页，共12页，编辑于2022年，星期五
D触发器芯片介绍
实验原理
D触发器也称 D锁存器，有集成组件的产品，如74LS74（双D触发器）、74LS77(4位锁存器)、74LS75(4位双稳态锁存器)，等等。
Q = D
n+1
第8页，共12页，编辑于2022年，星期五
1、基本RS触发器逻辑功能测试
实验操作
用两输入与非门构成基本RS触发器。根据表中的顺序在R、S端加信号，观察并记录基本RS触发器的输出端Q、相应的状态，将结果记录在表中;
操作顺序
分析结果
1
0
1
2
1
1
3
1
0
4
1
1
第9页，共12页，编辑于2022年，星期五
2、JK触发器逻辑功能测试
实验操作
Q = J Q + K Q
n+1
n
n
操作顺序
（解释结果）
1
0
1
X
X
X
X
2
1
0
X
X
X
X
3
1
1
↓
0
0
0
4
1
1
↓
0
0
1
5
1
1
↓
0
1
0
6
1
1
↓
0
1
1
7
1
1
↓
1
0
0
8
1
1
↓
1
0
1
9
1
1
↓
1
1
0
10
1
1
↓
1
1
1