文档介绍：一、失效分析的意义 在电子元器件的研制阶段、失效分析可纠正设计和研制中的错误，缩短研制周期；在电子元器件的生产、测试和使用阶段，失效分析可找出电子元器件的失效原因和引起失效的责任方。 根据失效分析结果，元器件生产厂改进元，如果位置设置不当又无保护电路时，维修时就可能将不正常的电压引入该端而损伤器件。
失效模式与失效机理
第七页，共五十页。
（3）多余金属物引起短路 管脚浸锡时在管脚根部残留的焊锡碴或者是印制板上留下的多余锡碴、导线头、细金属丝、金属屑等可动多余物，容易引起集成电路输出对电源或对地短路，这种短路引起的过大电流会损伤集成电路。
失效模式与失效机理
第八页，共五十页。
（4）电烙铁或仪器设备漏电引起的电损伤 集成电路或晶体管的引出端与漏电的电烙铁、仪器或设备机壳相碰，或者在仪器设备上更换元器件以及修补焊点等，都会带来电损伤。最容易被损伤的集成电路有：带有MOS电容的集成电路、MOS电路、微波集成电路、STTL和LSTTL电路、单稳电路和振荡器、A/D和D/A电路、高精度运算放大器、LSI和VLSI电路。其中单稳电路和振荡器在调试时发生的这种电损伤很不容易发现，因为损伤的表现形式往往是表现为单稳电路的脉冲宽度发生漂移；振荡器的振荡频率发生漂移，调试人员往往把这种现象错误地认为是没有将电路调试好。 ，参数可以恢复正常，但这种“恢复正常”的电路，工作一段时间后又会出现上述的参数漂移现象。
失效模式与失效机理
第九页，共五十页。
（5）CMOS电路发生可控硅效应(闩锁效应) CMOS电路的静态功耗极小，但可控硅效应被触发后功耗会变得很大(50～200毫安)，并导致电路发生烧毁失效。CMOS电路的硅芯片内部，在VDD与VSS之间有大量寄生可控硅存在，并且所有输出端和输入端都是它的触发端，在正常条件下工作，由于输入和输出电压满足下式要求：VDD>Vout>Vss VDD>Vin>Vss。 所以正常工作条件下CMOS电路不会发生可控硅效应。但在某些特殊情况下，上述条件就会不满足，凡是出现以下情况之一，可控硅效应(闩锁)就可能发生，发生闩锁的CMOS电路如果无限流保护就会被烧毁。
失效模式与失效机理
第十页，共五十页。
（6）CMOS电路振荡引起功率过荷 6-1 当CMOS电路的任何一个输入端发生浮空时，CMOS电路都会发生自激振荡。 6-2 CMOS电路输入缓慢变化的脉冲时容易引起振荡。输入缓慢变化的脉冲使输入端处于VDD/2的时间增长，导致输出端出现不稳定的时间增长，容易诱发CMOS电路发生振荡。振荡后电路功耗增大(高达200mA)，发生电过应力损伤。 6-3 防止振荡的方法有： ； ：普通CMOS电路的上升时间应小于10μs，而计数器和移位寄器电路，5V时应小于5μs，10V时应小于1μs，15V时应小于200ns； 。
失效模式与失效机理
第十一页，共五十页。
、静电放电ESD——处于不同静电电位的两个物体间的静电电荷的转移就是静电放电。这种静电电荷的转移方式有多种，如接触放电、空气放电。静电放电一般指静电的快速转移或泄放。
失效模式与失效机理
第十二页，共五十页。
电子元器件由静电放电引发的失效可分为：突发性失效和潜在性失效两种模式。
突发性失效：是指元器件受到ESD损伤后，突然完全丧失其规定的功能，主要表现为开路，短路或参数严重漂移。
潜在性失效：是指静电放电能量较低，仅在元器件内部造成轻微损伤，上电后器件电参数仍能合格或略有变化，但器件的抗过电的能力已经明显削弱，再受到工作应力后将进一步退化，使用寿命将明显缩短。
失效模式与失效机理
第十三页，共五十页。
ESD失效的不同机理
过电压场致失效： 发生于MOS器件，包括含有MOS电容或钽电容的双极性电路和混合电路；
过电流热致失效：多发生于双极器件，包括输入用pn结二极管保护电路的MOS电路，肖特基二极管以及含有双极器件的混合器件
实际发生哪种失效，取决于静电放电回路的绝缘程度！
如果放电回路阻抗较低，绝缘性差，器件往往会因放电期间的强电流脉冲导致高温损伤，这属于过电流损伤；
相反，因阻抗高，绝缘性好，器件接受高电荷而产生高压，导致强电场损伤，属于过压损伤。
失效模式与失效机理
第十四页，共五十页。
ESD 损伤图片
失效模式与失效机理
第十五