文档介绍：: .
实验1原理图输入设计8位全加器
一、实验目的：
熟悉利用QuartusU的原理图输入方法设计简仿真波形图:
时序仿真波形图:
仿真结果分析：cin为来白低位的进位，sum=aorborcin,即：当a,b,cin中有一位为高电平’T或者三位同时高电平为’T,贝^sum=1，否则sum=0；当a,b,cin有两位或者三位同为高电平’T时，产生进位信号cout='T。
Kegisteradtpd|tsu|teo|th|CuetomDelays|
Slack
RequiredP2PTime
ActualP2PTime
Fronri
To
1
M/A
None
□in
sum
2
None
cin
cciM
3
41
N/A
None
None
9,900ns
b
b
GCblt
5
N/A
None
a
sum
6
None
a
CCLlt
(4)时序仿真的延时情况:
(5)封装元件:
■-projects
caut
t
sum
，'
3
ein
:顽
3. ，并完成编译、综合、适配、仿真。
(1)8位全加器原理图：
(2)综合报告:
FlowStatus
QuartusIIV«rcion
Revision洲
Top-1eTrelEntityHame
F孙lily
MsttidingFiq_iiLi*
TotalcoiTibinationalfundions
£
Tot^J,rsgiTters
Totalpins
Totalvirtualplnw
Totalmemorytits
Emb«-bittlfiments
TotalPLLs
Device
Successful-:402(113
^rEion
pr^cl3
project3
CyclaneII
14!
14/4,608(<1%)
H/t6OS〔<1%)
0/4;60810翼)
0
25/99(四％〕
0
o/ns,eoe〔。*)
0/26COS)
0/210%)
EKC5im4C6
（3）功能仿真波形图：
:,〕旭2<Cis3£.Ous现,〔ys4£』靖财旧1
时序仿真波形图:
]