文档介绍：以最简单的Hello程序为例,NIOSII开发的整个流程
废话不多说，我们来开始最简单、最基本的NiosII程序，首先打开quartusll ,双击即可
q
弋家”,打开如下界面：
点击 File—New ProjecV2V2VK
5136
107
5136
183
5136
183
5136
183
5136
183
10320
95
10320
95
qR
nr
423936
46
423936
46
423936
46
423936
46
423936
46
423936
46
423936
46
2
2
2
2
2
2
2
9
-Companion device
FPGA: I
P Limit DSP & RAM to FPGA device resource
在Device family中选择Cyclone III （因为我们的板子芯片是这个系列的），其他的不用动。 在 available devices 中选择 EP3C10E144C8,完成后点击 next,
< Back | Next > | Finish | 取消
这里我们不做仿真，直接点击next
< Back | Next > | Finish | 取消
点击finish,完成新建
真正的工作即将开始:
File Edit View Proje
D 创邕| ,
Project Navigator
Entity
心 Cyclone III: EP3C1
♦ hello 童］
D
在这点击 File—New都可跳出如下界面:
New
SOPC Builder System >
白 Design Files
|.…AHDL File
I- Block Diagram/Schematic File
EDIF File
[•••• State Machine File
SystemVerilog HDL File
[••• Tcl Script File
r Verilog HDL File
L VHDLFile
白 Memory Files
[• Hexadecimal (Intel-Format) File
Memory Initialization File 三
日 Verification/D ebugging Files
h In-System Sources and Probes File
:-Logic Analyzer Interface File
j- SignalTap II Logic Analyzer File
Vector Waveform File
E- Other Files
P AHDL Include File
h Block Symbol File
b Chain Description File
[••• Synopsys Design Constraints File
：•••• T ext File ▼
OK | Cancel
选择Block Diagram/Schematic File,双击,出现如下界面
> \ Sjxten A Processing 入 Extrelnfo 入 Ho 人 Warning 人 Critical Warning 人 Etior 入 Supptessed 人 Flag / iMsuage: 仑 | . | | Location;
在工具栏（昭八 f 』”。够 fWM。）中选择SOPC H ,单击，出现如下界面
File Edit Module System View Tools Help
| B | | Help |
其中的 System Name 命名为 kernal , Target HDL 选为 VHDL
xiule Name
Description
Clock
Base
End
Clock Settings
3yclone III ▼
| Name Source MHz ] Add
Vernal iRemo^
F
将时钟改为100M, Name也改为elk （改不改都行） 下一步选择CPU,也就是nios的处理器，双击
File Edit Module System View Tools Help System Contents | System Generation |
Component Library
Project
Library
Avalon Verification Sui