文档介绍：提高sdram数据传输效率的方法
专利名称：提高sdram数据传输效率的方法
技术领域：
本发明涉及数据存储及处理技术领域，尤其是数据通信的数据存储及处理中提高SDRAM数据传输效率的方法。
背景技术：
随着通信技术的发展，需要处挪动一个时钟位置；步骤5、按照控制命令表控制SDRAM读写。进一步地，所述提高SDRAM数据传输效率的方法，还包括控制命令表编排完后，进行微调，以配合FPGA的时序关键路径要求。所述微调是根据FPGA电路设计确定每个命令占用的时钟数目，对于某个命令，当电路一个时钟内不能提供运算结果，那么就再加一个时钟的时间处理，把整体的控制命令表处理周期增加一个时钟。进一步地，所述步骤3包括步骤步骤3. I、首先确定库存储库O的命令表，第一个时钟位置放置激活命令，然后向后偏移SDRAM芯片参数允许的激活命令与读/写命令之间最小时钟数目，放置读或写命令，接着继续向后偏移SDRAM芯片参数允许的读或写到关闭的时间，放置关闭命令；步骤3. 2、在控制命令表内增加存储库I的命令。在存储库O的激活命令向后偏移t2时钟周期，放置存储库I的激活命令，依次类推，在存储库O的读或
写命令向后偏移t2时钟周期放置存储库I的读或写命令，最后放置关闭命令；步骤3. 3、依次类推，确定所有存储库的命令编排，原则上要求所有的命令都控制在总时钟周期内，超过总时钟周期范围的，就返回到控制命令表的前面，向后逐个找空闲的时钟周期，如果当前编排的命令和已经安排的存储库的命令位置冲突，将已安排的存储库的命令向后挪动一个时钟位置。其中，所述当前编排的命令和已经安排的存储库的命令位置冲突时，如果tl的值大于t2与存储库数目的乘积，将已安排的存储库的命令向后挪动一个时钟位置，相应的总周期数增加一个时钟周期；如果tl的值小于t2与存储库数目的乘积，将已安排的存储库的命令向后挪动，总周期数不变，但挪动的数目不能超过总周期数与tl的差。、
其中，所述11为激活命令时间，读或写到关闭时间，关闭时间的和。其中，所述SDRAM芯片參数允许的激活命令与读/写命令之间最小时钟数目为tRCD与AL的差，其中tRCD为行寻址到列寻址的延迟，AL为附加反应时间。其中，所述SDRAM芯片參数允许的读或写到关闭的时间具体是指实际的读或写到关闭时间与芯片參数tRAS两者间的大值，所述tRAS是芯片激活至关闭时间。本发明的有益效果是FPGA对DDR2 SDRAM的数据处理命令根据时钟统ー编排，确定每个时钟对应的命令，编排的策略是首先找到读或写周期的最短时间，时间越短，效率越高，最后整个命令表的整个时间周期，接近DDR2 SDRAM允许的最短时间，保证了数据处理效率。命令表把命令有规律的流程化，简化了设计组合，減少了产生问题的可能性。同吋，配合FPGA的时序关键路径要求，允许微调命令表，増加了应用的灵活性。排除DDR2SDRAM周期性的自刷新影响，单纯的DDR2SDRAM的4个bank循环读效率可以达到100%，单纯的DDR2 SDRAM的4个bank循环写效率可以达到80%。
图I为本发明提高SDRAM数据传输效率的方法流程图；图2为根据本发明方法确立的具体应用的读命令表；图3为根据本发明方法确立的具体应用的写命令表。
具体实施例方式下面结合附图和实施例对本发明技术方案做进ー步详细说明，以下实施例