文档介绍：存储器控制装置及存储器控制方法
专利名称：存储器控制装置及存储器控制方法
技术领域：
本发明涉及使用可电改写的非易失性存储器(“闪速ROM”或者“EEPR0M Electrically Erasable Programmable RO)，对连接在地址总线2或者数据总线3的各器件进行存取。各器件是例如地址线切换器5、数据线切换器6。基于由内置于CPUl的总线控制器(未图示)生成的芯片选择信号(CS)进行数据总线宽度的切换。例如，CPUl在CS = O时以8位数据总线宽度对R0M4进行存取，在CS = I时以16位数据总线宽度对R0M4进行
存取。地址总线2将LSB (最下游位)设为AOJf MSB (最上游位)设为An (η = 1、2…)。在图1及图2中，作为一例示出AO Α9的地址总线2。数据总线3将LSB设为D0，将MSB设为Dn(n = 1、2…)。在图1及图2中，作为一例示出从DO到D15的数据总线3。此外，图1及图2中记载的地址总线宽度及数据总线宽度是为方便说明而做的图示，并不限定于此。接着，对于R0M4进行说明。R0M4是可电改写的EEPROM的一种，是在没有驱动用电源的供给的情况下也保持信息的非易失性存储器。在本实施方式中，设数据总线宽度为例如16位(2字节)而说明R0M4。在R0M4中记录了例如有关启动程序的数据、或有关应用程序的数据等各式各样的数据等。在本实施方式中，设为在R0M4中记录了例如已进行纠错编码处理的数据(以下设为“第一信息”)、未进行纠错编码处理的数据(以下设为“第二信息”)。纠错编码处理前的数据是例如以CS = O存取时处理的数据。该数据是认为需要用解码器7进行纠错的数据即可，例如，CPUl的有关启动程序的数据等。再者，该数据例如被以码长15及信息位数11的汉明码编码，作为第一信息已记录在R0M4。第二信息例如为进行写入等的数据。如众所周知的那样，汉明码由码长η = 2-一1 (m为整数)、信息数k = η 一 m构成。信息数指的是元数据的位数，码长指的是所生成的代码的位数。例如，在m = 4的情况下，成为n = 15、k = 11,形成将11位的位串置换为15位的码字的汉明码。R0M4的地址信号设LSB为fAO,MSB为fAn(n = 1、2...)。在图1及图2中，作为一例示出fAO fA8的地址信号。R0M4的数据信号设LSB为fDO、MSB为fDn(n = 1、2...)。在图1及图2中，作为一例示出fDO fD15的数据信号。在图1及图2的例中，R0M4输出与fAO fA8的地址值对应的16位的信号。R0M4的输出被取入至解码器7及数据线切换器6。接着，就解码器7进行说明。解码器7执行上述第一信息的纠错并对纠错编码处理前的数据进行解码。在已记录在R0M4的第一信息为以上述的汉明码编码后的15位的数据的情况下，解码器7从R0M4的数据总线fDO fD15取入该第一信息，对11位的信息进行解码，进而将11位中的8位的数据从dDO dD7输出。S卩，解码器7进行记录在R0M4的第一信息的纠错，从改正后的信息中除去冗长位而对纠错编码处理前的信息进行解码。从解码器7输出的数据经由数据线切换器6被取入至数据总线3的DO D7 (8位)。利用上述的码长η和信息数k说明解码器7的动作。解码器7对从R0M4输出的