文档介绍：实验八触发器
一、实验目的
掌握几种所学触发器的逻辑功能及其测试方法。
了解触发器触发方式的测试方法。
掌握用触发器设计简单实用电路的基本方法。
二、实验设备
数字电路实验系统（SDS—VDo
集成电路：74LS20、74实验八触发器
一、实验目的
掌握几种所学触发器的逻辑功能及其测试方法。
了解触发器触发方式的测试方法。
掌握用触发器设计简单实用电路的基本方法。
二、实验设备
数字电路实验系统（SDS—VDo
集成电路：74LS20、74LS112、74LS74
三、实验原理和电路
触发器是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。触发器具有两个稳定状态，用逻辑状态“0”和“1”来表示。在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112 双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图1所示。JK触发器常被用作缓冲存储器、移位寄存器和计数器。JK触发器的状态方程为：Q"+' = JQn + KQ"
/和K是数据输入端，是触发器状态更新的依据。Q与Q为两个互补输出端。通常把。=0、Q=1的状态定为触发
器“0”状态；而把@=1、2=0定为“1”状态。
X/CC
1RB
2Rd
° 13
12
己J
—11
A 1O
8
—2_
T4LS112
图1 74LS112双JK触发器引脚功能及逻辑符号
下降边沿触发JK触发器的功能如表1所示。
表1 JK触发器的逻辑功能
输
入
输
出
Sd
Rd
CP
J
K
Qn+i
Qn+1
0
1
X
X
X
1
0
1
0
X
X
X
0
1
0
0
X
X
X
不定
不定
1
1
J
0
0
Qn
顷
1
1
J
1
0
1
0
1
1
J
0
1
0
1
1
1
J
1
1
Qn
Qn
1
1
T
X
X
Qn
Qn
D触发器
在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为：en+1=D„其状态的更新发生在CF脉冲
的上升沿，故又称之为上升沿触发的边沿触发器。触发器的状态只取决于时钟脉冲到来时刻Q端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
CP
实验选用的是74LS74双上升沿D触发器，其引脚排列及逻辑符号如图2所示。其功能如表2所示。
IRd
VCC
ID
2Rd
>1CP
2D
ISd
2CP<
IQ
2Sd
IQ
2Q
GND
2Q
74LS74
±12±±
—1_4 5±
图2 74LS74引脚排列及逻辑符号
表2 D触发器的逻辑功能
输
入
输
出
Sd
万D
CP
D
Qn+l
0
1
X
1
0
1
0
X
X
0
1
0
0
X
X
不定
不定
1
1
T
1
1
0
1
1