文档介绍：半导体设备和存储器系统的制作方法
专利名称：半导体设备和存储器系统的制作方法
技术领域：
此处描述的实施例一般涉及半导体设备以及存储器系统，并且例如涉及存储器系统和主机设备之间通信的方法。
背景技术：
最近明显的是，由于数字照相机如，当将数据写入到存储器卡I中时，主机控制器将写入命令作为串行信号通过第11和12引脚传输到存储器控制器12。此时，响应于供应给第7和8引脚的时钟信号，存储器控制器12获得提供给第11和12引脚的写入命令。仅使用第11和12引脚，将写入命令串行地输入到存储器控制器12。如图2所示来布置被分派到命令输入的第11和12引脚，并且使用多个信号引脚13和对应于引脚13的总线接口 14 (SD接口)以允许主机设备2中的主机控制器和存储器卡I彼此通信。另一方面，通过用于NAND闪速存储器的接口来执行NAND
闪速存储器11和存储器控制器12之间的通信。因此，尽管此处的附图没有示出，例如通过8比特的输入和输出(I/O)线来连接NAND闪速存储器11和存储器控制器12。例如，当存储器控制器12将数据写入NAND闪速存储器111中时，存储器控制器12经由I/o线将数据输入命令80H、列地址、页地址、数据和程序命令IOH依次输入到闪速存储器11。在这种情况下，命令80H的“H”表示16进制数并且在实践中，将“10000000”的8 比特信号并行地供应到8比特的I/O线。即，将多个比特的命令并行地供应到用于NAND闪速存储器的接口。此外，通过用于NAND闪速存储器的接口，用于NAND闪速存储器11的命令和数据通常使用同一 I/O线并通信。因此，主机设备2中的主机控制器和存储器卡I之间进行通信的接口和NAND闪速存储器11和存储器控制器12之间进行通信的接口不同。接下来，解释在图I中示出的存储器卡I中提供的存储器控制器12的细节。在该情况下，NAND闪速存储器11具有已知的配置，并且因此省略其解释。存储器控制器12管理NAND闪速存储器11的内部物理状态(例如，逻辑扇区地址数据的号码包含在哪个物理块地址中以及哪个块被设置为擦除状态)。然后，存储器控制器12执行根据主机设备12的请求从NAND闪速存储器11读取数据、传递相同的数据到主机设备2以及在NAND闪速存储器11中写入从主机设备2供给的数据的操作。为了简化下述解释，在仅将关注点放在执行从存储器控制器12到主机设备2的通信的配置上的情况下进行解释。图3是存储器控制器12的框图。如图中所示的，存储器控制器12包括闪速存储器控制器(flash controller) 21、缓冲器22、命令/数据控制单元23、符号生成单元24、8b/10b编码单元25、主机接口模块26、微处理单元(MPU)27、只读存储器(R0M)28和随机存取存储器(RAM)29。在这种情况下，图中的实线指示数据流且符号和虚线指示MPU 27的控制状态。闪速存储器控制器21基于MPU 27的控制，执行存储器控制器12和NAND闪速存储器11之间的接口过程。例如，在数据读取时间，其接收从NAND闪速存储器11传递的读取数据并且在缓冲器22中存储所述数据。缓冲器22临时保持读取数据且将数据输出到命令/数据控制单元23。符号生成单元24包括随机数生成电路32、基于MPU 27的控制发布与主机设备2进行通信所需的各种符号(也被