文档介绍：电工电子技术课程设计设计题目:八位二进制累加器学院:机电学院姓名:任学晶学号: 130101 35 指导老师:李屹北京工业大学 201 6年0 5月 12号摘要随着社会的发展, 在生活和生产中, 我们经常要用到二进制累加问题, 为了提高运算速度, 更大的节约时间, 所以我做了这个八位二进制累加器来进行二进制的累加, 主要内容为加法器和寄存器及一些简易的电容电阻等器件, 来实现八位二进制的累加问题, 这样就可以把复杂的问题具体化,从而提高生产与学****效率,极大地节约时间。关键词:……………………………………………………………( 简要说明) …………………………………………………………………………………………………………四. 工作原理分析……………………………………………………… 1. 电路组成………………………………………………………… 2. 单个元器件性能…………………………………………………五. 电路工作原理及 multisim 仿真和结果分析: ……………………六. 元器件选择(元器件明细表和参考价格,电路成本估算) ………………………………………………… 1. 电路排布………………………………………………………… 2. 电路焊接………………………………………………………… 3. 电路的检查及测试……………………………………………… 4. 调试结果…………………………………………………………: ……………………………………………………………………………………………………………………十. 课程设计的收获和体会………………………………………………十一. 参考文献……………………………………………………………: 8 ( 简要说明): 该电路将 K3 , K4 设定的 8 位二进制数与 74LS273 中锁存的数相累加,并将结果通过发光二极管 D1~D8 显示出来。 K1 为累加键,每按以此累加一次。 K2 为清零键,用于将累加和清零。: 四. 工作原理分析 1 、电路组成:如图 1 所示,整个电路由一个 8 位高速寄存器、两个 4 位二进制全加器及一些电阻、电容、发光二极管组成,实现 8 位二进制累加器的功能。 8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q 8 D7 D6 D5 D4 D3 D2 D1 D C L KC L R A 3A 2A 1A 0B 3B 2B 1B 0 A 3A 2A 1A 0C I N C O U TA 3A 2A 1A 0B 3B 2B 1B 0 A 3A 2A 1A 0C I N C O U T R 1 R 2 R 3R 4 C 1 K 1C 2 K 2 R 5-12 8X270Ω D 1-8 U 1 74LS273 U 2 CD4008 K 3K 4 R 13-16 R 17-20 CD4008 U 3 2 、单个元器件的性能(一).74LS273 8 位高速寄存器(1). 74LS273 是8 位高速寄存器。寄存器内有八个共用时钟信号的 D 型触发器, 寄存器有异步主复位信号输入端(低电平有效) 。这种芯片为 20 脚封装,引线之间距离为其特点如下: 8 位高速寄存器; 数据并行寄存; 共用时钟信号和主复位信号;输入箝位二极管限制端口高速效应。(2) . 引脚符号名称符号名称负载参数高电平低电平 CLK 时钟信号( 上升沿触发) 输入端 D 数据输入端 CLR 主复位信号( 低电平有效) 输入端 Q 寄存器输出端 5() (3). 真值表 CLR CLK DQ LXXL H 上升沿 HH H 上升沿 LL 注: H= 逻辑高电平; L= 逻辑低电平; X= 任意值. (4).74LS273 引脚图(5). 简要分析说明: 74LS273 是公用时钟信号和主复位信号的 8 位并行数据寄存器。当输入端为低电平时,Q 输出端为低电平且与其他输入端无关。在时钟信号由低电平向高电平跳变时刻,达到规定的建立时间和保持时间要求的 D 端输入数据将被传送到 Q输出端。 74 LS 273 引脚图及功能: 74LS273 是8 位数据/ 地址锁存器, 是一种带清除功能的 8D 触发器, 1D~ 8D 为数据输入端, 1Q~ 8Q 为数据输出端,正脉冲触发,低电平清除,常用作 8 位地址锁存器。(二). 74LS2