文档介绍：第6章_总线系统
第一页，共53页。
1 概念
是构成计算机系统的互联机构，是多个系统功能部件（运算器、控制器、存储器、输入/输出设备）之间进行数据传送的公共通路。
总线（BUS）的基本概念
要求：连到总线上的逻辑部件必须高速运行。
单总线系统中，对输入/输出设备的操作，完全和主存的操作方法一样来处理。
某些外围设备也可以指定地址。此时外围设备通过与CPU中的控制部件交换信息的方式占有总线。
总线的连接方式
1. 单总线结构
第十二页，共53页。
第十三页，共53页。
在CPU和主存之间专门设置了一组高速的存储总线，使CPU通过专用总线与内存交换信息，减轻了系统总线负担；同时内存与外设之间仍使用系统总线实现DMA操作，而不必经过CPU。
注：以增加硬件为代价。
2. 双总线结构
第十四页，共53页。
3. 三总线结构
通道(Channel)是一台具有特殊功能的处理器(IOP)，分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送，提高了CPU的效率，但以花费更多的硬件为代价。
在双总线的基础上增加了I/O总线形成的。其中系统总线是CPU、主存和通道(IOP)之间进行数据传送的公共通路；而I/O总线是多个外部设备与通道进行数据传送的公共通路。
第十五页，共53页。
第十六页，共53页。
最大存储容量：单总线系统中，必须为外围设备保留某些地址，最大存储容量小于由计算机字长所决定的可能的地址总数；而双总线的存储容量不受外围设备多少的影响。
指令系统：双总线系统中对存储总线和系统总线必须有不同的指令系统；而在单总线系统中对内存和外设采用相同的指令，不同之处仅在于使用不同的地址。
吞吐量：指流入、处理和流出系统的信息的速率。系统吞吐量主要取决于主存的存取周期。
总线结构对计算机系统性能的影响
第十七页，共53页。
总线的内部结构
缺点：1）CPU是总线的唯一主控者；
2）总线结构紧密与CPU相关，通用性差。
第十八页，共53页。
第十九页，共53页。
数据传送总线：由地址线、数据线、控制线组成；为减少布线，数据线和地址线常采用多路复用方式。
仲裁总线：总线请求线和总线授权线。
中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。
公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
当代总线划分：
第二十页，共53页。
分层次多总线结构
优点：不仅解决总线负载过重，而且使总线设计简单，并能充分发挥每类总线的效能。
Pentium的总线：三层次的多总线结构。
总线结构实例
CPU
PCI
ISA
北
桥
南
桥
第二十一页，共53页。
CPU总线
CPU-存储器总线，64位数据线+32位地址线的同步总线， (60MHz)，总线上还有一个L2级cache，由主存控制器和cache控制器芯片来管理CPU对主存和cache的存取，主控是CPU，在必要时可以放弃总线控制权，是CPU引脚信号的延伸。
第二十二页，共53页。
第二十三页，共53页。
PCI总线
用于连接高速的I/O设备模块，通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接。
32位或64位同步总线，地址/数据分时复用，，带宽为132MB/s，采用集中式仲裁，有专用的PCI总线仲裁器，主板上一般有3个PCI总线扩充槽。
第二十四页，共53页。
信息的传送方式
1. 码元
信息传输通道中，携带数据信息的信号单元。
2. 波特率（码元传输率）
每秒钟通过信道传输的码元数。是传输信道频宽的指标。
3. 码元时间
波特率的倒数，即传输一位码元的时间。
总线接口
总线接口
第二十五页，共53页。
只用一条传输线，且采用脉冲传送。
在串行传送时，按照顺序来传送表示一个数码的所有二进制位的脉冲信号，每次一位。
当使用脉冲信号传递连续的“1”或“0”数码时，必须采用某种时序格式，以便使接收设备能加以识别，通常采用“位时间”（即一个二进制位在传输线上占用的时间长度），一般低位在前，高位在后。
1.