文档介绍：暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称触发器研究分析指导教师实验项目编号 08060038 05 实验项目类型验证型实验地点学生姓名学号学院电气信息学院系专业实验时间 2013 年 6月 8日上午~ 月日午温度℃湿度触发器研究分析一、实验目的 1. 学会正确使用 D、 JK 集成触发器。 2. 掌握门控 D 锁存器、边沿 JK、D 触发器的工作原理。 3. 深刻理解门控锁存器电平触发方式和触发器边沿触发方式的区别。二、实验器件、仪器和设备 1 .四 2 输入与非门 74LS00 2片 2 .双 D 正沿触发器 74LS74 1片 3 .双 JK 负沿触发器 74LS73 1片 4 .六反相器 74LS04 1片输入与门 74LS08 1片 6 .数字信号显示仪 7. GOS - 6051 示波器 8. TDS -4 数字系统综合实验平台芯片引脚图三、实验步骤和测试分析 1 、测试双 D 触发器 74LS74 中一个触发器的逻辑功能①静态测试(又称单拍工作方式测试) 测试分析要求:按照表格 1 测试,并根据实验测试结果填写 74LS74 的真值表。 CLR PRE CLK DnQ 1nQ 1nQ 逻辑功能 01×××01异步清零 10×××10异步置一 11↑(0→ 1)0 001同步清零 101 11↑(0→ 1)1 010同步置一 110 表1 74LS74 的真值表②动态测试(又称连续工作方式测试) 测试要求: 第一:在D 触发器的 D 引脚接信号源, CLK 接信号源, 利用数字信号仪测试触发器的工作波形,并记录分析 D 触发器动态工作特性。第二:根据此实验学会用双通道示波器测试和观察三个同步时序波形的方法。方法: 先用双通道示波器测试 D 端和 CLK 端波形,并记录 D和 CLK 波形;再用双通道示波器测试 D 端和 Q 端波形,在D 端和 CLK 端波形的基础上绘制出( 记录)Q 端波形, 从而实现用双通道示波器测试和观察三个同步时序波形。方法三: 根据自己对 D 触发器理解和实验台条件, 选择其它不同输入信号、输出信号或方法进行更全面的动态测试。(选做) 图1D 触发器的工作波形(数字信号显示仪) 图2 三个同步时序波形(双通道示波器) 分析: 从 74LS74 的真值表、图 1 、图 2 可看出: 74LS74 芯片中的 D 触发器响应于输入端的 CLK 信号的边沿,属于上升沿触发。不管触发器的现态是 0 还是 1, CLK 脉冲上升沿到来后,触发器的状态都将变成与 CLK 脉冲上升沿到来时的 D 端的输入值相同,即 Q n +1=D。同时, 芯片中还设置了优先级比输入端 CLK 、D 更高的异步置位端 PRE 和异步复位端 CLR , PRE 、 CLR 都是低电平有效。当 PRE 或 CLR 有效时, 触发器将立即被置位( Q=1 ) 或复位( Q=0 ); 只有当异步信号无效时,时钟 CLK 和激励信号 D 才起作用。 2 .用门电路构成门控 D 锁存器和 D 触发器电路测试分析触发方式及逻辑功能用与非门 74LS00 、反相器 74LS04 和四 2 输入与门 74LS08 按照下图构成触发器, 设计测试方法,写出测试步骤,测试逻辑功能,分析两个不