文档介绍：实验 II 、触发器及其应用一、实验目的 1 、掌握基本 RS 、 JK 、D 和T 触发器的逻辑功能 2 、掌握集成触发器的逻辑功能及使用方法 3 、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。 1、基本 RS 触发器如图1 为两个与非门交叉耦合构成的基本 RS 触发器,它是无时钟控制低电平直接触发的触发器。基本 RS 触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”段,因为=0 ( =1 )时触发器被置为“1”;为置“0”端,因为=0 ( =1 )时触发器被置“0”, 当==1 时状态保持; ==0 时,触发器状态不定,应避免此种情况发生,表 1 为基本 RS 触发器的状态表。图1 、基本 RS 触发器表1 、基本 RS 触发器功能表输入输出 0110 1001 1100 不定不定基本 RS 触发器也可以用两个“或非门”组成,此时为高电平触发有效。 2、 JK 触发器在输入信号为双端的情况下, JK 触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用 74LS112 双 JK 触发器,是下降沿出发的边沿触发器。引脚功能及逻辑符号如图 2 所示。图2、 74LS112 双 JK 触发器引脚排列及逻辑符号 JK 触发器的状态方程为: =J+ J和K 是数据输入端,是触发器状态更新的依据,若 J、K 有两个或者两个以上输入端时, 组成“与”的关系。和为两个互补输出端。通常把=0, =1 的状态定为触发器“0”状态;而把=1 , =0 定为“1”状态。下降沿触发 JK 触发器功能表如表 2 所示。表2、 JK 触发器功能表 JK 触发器常被用作缓冲存储器,移位寄存器和计数器。 3、D 触发器在输入信号为单端的情况下, D 触发器用起来最为方便,其状态方程为= D ,其输出状态的更新发生在 CP 脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前 D 端的状态, D 触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74 、四 D 74LS175 、六 D 74LS174 等。下图为双 D774LS74 的引脚排列及逻辑符号。功能表如表 3. 表3、 74LS74 功能表 4、触发器之间的相互转换在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其他功能的触发器。例如将 JK 触发器的 J、K 两端连接在一起,并认为它为 T 端,即得到所需的 T 触发器。如图 4(a )所示,其状态方程为: =T+ 。T 触发起的功能表如表4 所示。图4 (a ) JK 变T 触发器(b )T’触发器输入输出 DD CPTQ n+1 01××1 10××0 11↓0Q n 11↓0 n表4、T 触发器的功能表由功能表可见,当 T=0 时,时钟脉冲作用后,其状态保持不变;当 T=1 时,时钟脉冲作用后,触发器状态翻转。所以,若将触发器的 T 端置“1”,如图 4(b )所示,即得 T’触发器。在 T’触发器的 CP 端每来