文档介绍：非门,与非门,或非门的电路结构与仿真
微电子电路实验报告
实验二非门、与非门、或非门的电路结构与仿真
班级xxxx 姓名 xx 学号xxxxxxxx 指导老师
一、实验目的
1、掌握基本组合逻辑电路结构及相关特性;
2、进一步熟练Hspice等工具;
二、实验内容及要求
1、设计反相器电路;
2、设计出2输入与非门、或非门并仿真;
实验结果及要求:
(1)、确定反相器电路每个晶体管尺寸;
(2)、绘制出反相器电压传输特性;
(3)、确定与非门、或非门各个管子的尺寸;
三、实验原理
:
(1)组成:一个增强型NMOS管和一个增强型PMOS管相连接而组成的;下方的NMOS 管的衬底(P型硅)都接地,而PMOS管衬底(N型硅)都接Vdd
,这种对衬底的偏置方式可以避
共 10 页
微电子电路实验报告
免源,漏区和衬底形成的PN结正偏,防止寄生效应。
(2)结构:CMOS反相器中输入端直接连接在NMOS管和PMOS管的栅极上,输入端引入的输入电平会直接影响NMOS管和PMOS管的工作状态。而NMOS管和PMOS管的漏极则相互连接起来,构成了输出端,对外提供输出电平(Vout).
注意:反相器的输出端并不是孤立的节点,而是连接有负载电容。
( 3 )在CMOS反相器中,NMOS管和PMOS管的栅源电压和漏源电压与输入,输出电平的关系为:
V(GSN)= V(in);
V(DSN)=V(out)
V(GSP)=V(in)-V(DD);
V(DSP)=V(out)-V(DD);
备注:G为栅极,S为源极,D为漏极。
(5)反相器的工作原理:
静态工作的CMOS反相器,当输入为逻辑值“0”时(V(in)= 0V),NMOS管的接地端为源极,NMOS管上的栅源电压为0V,而PMOS管接V(DD)的是源极,PMOS管的栅源电压为-V(DD).这就使得NMOS管处于截止状态而PMOS管处于导通状态;通过导通的PMOS管,在电源电压V(DD)与输出端连接的负载电容之间建立起了导电通路。可以将负载电容充电到V(DD),使得输出的逻辑值变为“1”;当输入为逻辑值“1”时(此时的输入电平为V(DD),即V(in)=V(DD)),由于PMOS管的栅源电压为
0V,而NMOS管的栅源电压为V(DD),使得PMOS管处于截止状态而NMOS管处于导通状态,这样就在负载电容与地电极之间通过NMOS管建立起了导电通路,使得负载电容被放电到0V,这就使输出逻辑值变为“0”。
(6)反相器的直流电压传输特性:当输入电压处于0-VDD之间,此时的输出电平将随着输入电
共 10 页
微电子电路实验报告
平的不同而发生变化,此时输入电平与输出电平的关系就是直流电压传输特性。
(7)电路的直流噪声容限:在实际电路电路参数的设计中,允许电路的输入电平在一定的范围之内,在此变化范围内可以保证电路输出电平在逻辑上仍然是正确的。电路中允许的输入电平变化范围称为电路的直流噪声容限。
(8)采用对称设计的CMOS反相器有相同的输入高电平和输出低电平的噪声容限。最大噪声容限V(it),V(in)<V(it),V(out)<V(it);而如果V(in)>V(it),则V(out)<V(it).
:
(1).逻辑功能:=C,其中A,B均为输入,C为输出。
(2).原理:当两个输入信号A,B都是低电平(即逻辑1)时,2个NMOS管都截止,2个PMOS管都导通,上拉开关都接通,下拉开关都断开,因此输出必然是高电平Vdd。同理可得,输出为低电平的情况。
:
(1)逻辑功能:=C
(2) 原理:只有当两个输入信号A和B都是低电平时,2个NMOS管都截止,2个串联的PMOS管都导通,才能使下拉开关都断开,上拉开关都接通,形成上拉通路,使输出为高电平。同理可得,输出为低电平的情况。
四、实验方法与步骤
实验方法:
计算机平台:Asus A450C (inter Core i5-3337U )
软件仿真平台:操作系统(windows 7或者windows XP),软件(Hpice)
实验步骤:
:
(1)编写源代码。在记事本编辑器上编写反相器描述代码。。
(2) 打开Hspice软件平台,点击open按钮,,加入到
共 10 页
微电子电路实验报告
当前选项。点击“simulate”,仿真后进行编译Edit LL.
(3)编译运行通