文档介绍：: .
IEEE STD1076 标
准的 VHDL、IEEE STD 1364 标准的 Verilog HDL 和 Altera 公司企业标准的 AHDL 等。
IP 复用技术
SoC 的设计基础是 IP（Intellectual Property）复用技术。SoC 芯片需要集成一个复杂的系
统，这导致了它具有比较复杂的结构，如果是从头开始完成芯片设计，显然将花费大量的人
力物力。另外，现在电子产品的生命期正在不断缩短，这要求芯片的设计可以在更短的周期
内完成。为了加快 SoC 芯片设计的速度，人们将已有的 IC 电路以模块的形式，在 SoC 芯
片设计中调用，从而简化芯片的设计，缩短设计时间，提高设计效率。这些可以被重复使用
的 IC 模块就叫做 IP 模块（或者系统宏单元、芯核、虚拟器件）。IP 模块是一种预先设计
好，已经过验证，具有某种确定功能的集成电路、器件或部件。它有 3 种不同形式：软 IP 核
(soft IP core)、固 IP 核(firm IP core)和硬 IP 核(hard IP core)。
1．软 IP 核
软 IP 核主要是基于 IP 模块功能的描述。它在抽象的较高层次上对 IP 的功能进行描述，并
且已经过行为级设计优化和功能验证。它通常以 HDL 文档的形式提交给用户，文档中一般
包括逻辑描述、网表，以及一些可以用于测试，但不能物理实现的文件。使用软 IP，用户
可以综合出正确的门电路级网表，进行后续结构设计，并借助 EDA 综合工具与其他外部逻
辑电路结合成一体，设计出需要的器件。虽然，软 IP 的灵活性大，可移植性好，但同硬 IP
相比，因为它不含有任何具体的物理信息，所以如果后续设计不当，很可能导致设计失败。
另外，后续的布局布线工作也将花费大量的时间。
2．硬 IP 核
硬 IP 核主要是基于 IP 模块物理结构的描述。它提供给用户的形式是电路物理结构掩模版
图和全套工艺文件，是可以拿来就用的全套技术。其优点为，完成了全部的前端和后端设计，
已有固定的电路布局局和具体工艺，可以确保性能，并缩短 SoC 的设计时间。但因为其电
路布局和工艺是固定的，同时也导致了灵活性较差，难以移植到不同的加工工艺。
3．固 IP 核
固 IP 核主要是基于 IP 模块结构的描述，可以理解为介于硬 IP 和软 IP 之间的 IP 核。
固 IP 一般以门电路级网表和对应具体工艺网表的混合形式提交用户使用。以便用户根据需
要进行修改，使它适合某种可实现的工艺流程。近年来电子产品的更新换代周期不断缩短，
而系统芯片的复杂程度却在增长，为了缓和这一矛盾，SoC 设计普遍采用基于 IP 模块的
设计方法。因为 IP 模块是预先设计好的，并通过了验证，设计者可以把注意力集中于整个
系统，而不必考虑各个模块的正确性和性能，这除了能缩短 SoC 芯片设计的时间外，还能
降低设计和制造成本，提高可靠性。IP 重用技术使芯片设计从以硬件为中心，逐渐转向以
软件为中心，从门级的设计，转向 IP 模块和 IP 接口级的设计。构建一个系统是个复杂的
过程，实际应用中，设计者往往到设计的后期才可以明确软件和硬件要实现的功能，系统要
达到的性能等具体指标。而这些指标又实际决定了该选择哪个 IP 模块。当然，不是所需要
的 IP 内核模块都可