文档介绍：铜箔对CCL及PCB的影响［吴小连］
铜箔对CCL及PCB的影响
广东生益科技股份有限公司副技术总监吴小连
）、印制电路板（PCB）制造及性能上有哪些影响，或者说站在CCL铜箔产品对覆 铜板（CCL
生产制造者的立场上，对电子铜箔都一旦出现此问题，就容易产生CAF（金属离子迁移），从而引起内线间短 路（简称“内短”）。
CAF最早是在日本PCB业得到重视，近年已经扩大到包括中国内的全世界范
围，成为倍加关注的PCB质量控制中的重要问题。为了赋予PCB高耐CAF性，必须 确保基板表面清洗后的高年清洁度，同时也避免铜箔在被蚀刻后的铜瘤残留。
有些残铜存在基板上有时肉眼是看不见的，只有通过放大镜才能检查出来。我 们可以在放大镜下观察到蚀刻后的基板上存在有亮晶晶的铜粒;也可以通过对铜箔 全部蚀刻掉的基板做元素分析，得到有较多铜元素的存在。
2
铜箔表面的Rz过大，或大小不均匀，就很容易出现残铜问题。铜箔厂家在采 取增大Rz手段以追求铜箔剥离强度提高的同时，需要关注避免出现残铜。在覆铜 板厂家对是否会出现残铜的评估，是可通过蚀刻铜箔的试验进行的，如果这种试 验，加强了蚀刻的条件（如延长蚀刻条件）是可以把残留在基板上铜粒更多的被蚀刻 掉，但无法反映实际使用质量。评估是否有残铜出现的标准，在采用蚀刻高品质微 细线路工艺方法进行的，如果一味加深蚀刻条件那就会影响蚀刻线路的质量。
分析在基板上的残铜存在产生的原因，主要有两方面。其一，铜箔Rz过大或 毛面粗糙度不均匀，个别毛峰异常，压板时镶嵌于基材内，蚀刻后容易形成残铜、 甚至内短;其二，铜箔毛面容易脱落（尤其是厚铜），在CCL压制过程中，受到高 温、高压的影响，树脂出现流动。这种一方面它“冲击”了铜箔毛面中不牢固的铜 粒子的脱落，且藏入到基材树脂内，这样就造成无论怎样的蚀刻条件也无法蚀刻掉 这类的残铜，严重者致使PCB线间的短路。
要求Rz的均匀，还有另外一层意义，覆铜板两面铜箔的毛峰，实际上影响到 层间实际绝缘层的最小厚度，影响层间绝缘性。如果铜箔粗糙面各点的峰值相差很 大，轮廓峰值大的位置，它在基材与铜箔接合、层压成型后，这一点就会出现绝缘 层薄的问题。有的PCB厂家，所制的PCB要通过大电流、要经受高电压，因此很担
心PCB所用的覆铜板会出现此问题，给PCB的可靠性带来隐患。当前，PCB的绝缘 层向着越来越薄的方向发展，作为PCB的设计要根据基板材料的绝缘性来计算出
的绝缘层中由于Rz的不均匀而出现个别点（或者局部面有效的绝缘层标准厚度 保证值，如果在PCB
积）的偏薄，低于了有效绝缘层厚度值（见图1所示），这就给PCB可靠性带来 威胁。为了防止这种问题出现，有的PCB厂家提出对基板材料采用做高压击穿试验 来进行对CCL绝缘性能做评价。
c 口的必邮金
\ 7 ,:=： 0 L、m
■A. 5-
图
我们公司花费了两年多时间，研究了这种耐高压的基板材料绝缘可靠性评价的 试验方法，即开发出一种有效的称为“HI-POT ”测试方法。它是在相互绝缘的部 位间或绝缘部位与接地间施加高电压，并持续一定时间，用来证明绝缘材料在其额 定电压和承受由于开、关电压波动和类似现象而引起的瞬间过电压情况下能否安全 地工作。这种试验证明，对CCL，特别薄型化CCL用铜箔的Rz要求，强调它的均 匀一致性，否则在这种HI-POT高压试验条件下是会检出问题的。
在我们对覆铜板的剖面切片分析、对其构成结构的研究中，其中也包括了对铜 箔厂家所提供
3
的铜箔Rz品质的考察。通过对CCL厚度方向剖面结构的研究，对铜箔的轮廓
峰的大小、均匀程度做以评价。PCB的微细线路及CAF的发展，使我们制造为其配
套的CCL时，并不需要有很大峰值的轮廓度的铜箔。因此这种铜箔用在CCL 上，提 供给PCB厂家，不利于它们制造很精细线路的基板，以及不利于基板的、高CAF性 的确保。因此，HDI基板的发展，所需要的是低轮廓的铜箔做为支持。
4（铜箔软硬度的影响
铜箔的软硬度目前还没有一个统一的标准。但使用过软或过硬的铜箔，都会对 CCL的表观及其品质带来负面影响。
如果铜箔过软，在CCL生产的叠BOOK（又称为“铺板”）过程和层压工序中容易 出现由于它的软，带来铜箔在基材上的不平整，造成CCL板的铜箔面亮点、铜箔折 皱问题，从而影响CCL的表观，严重时还会造成PCB的断路。由于铜箔过软而出现 的上述质量问题，往往越薄的铜箔（特别是在18 5以下的铜箔。）更容易出现。现 在，在刚性CCL的生产面积上，有着越来越朝着大型化方面发展的趋势。即由四十 几英寸乘以四十几英寸，现在开始采用八十几英寸乘以四十几英寸。而在生产大
CCL中，如果使用过软的铜箔，就