文档介绍：上海电力学院
FPGA应用开发实验报告
述代码，把计数器的模更改为100，应怎样操作。模为100的计数器，VHDL代码如下：
方法二：使用LPM实现8位计数器。
LPM是指参数化功能模块，用LPM能够特别方便快捷地实现一个计数器。
第1步：选择Tools->MegaWizardPlug-InManager命令，翻开如下列图所示
的对话框。
第2步：直接单击Next按钮，出现如下列图所示的对话框。如下图，在左边的选择框中选择“LPM_COUNTER”，在输出文件种类单项选择框中选中“VHDL”，并输入文件名为“counter_lpm”。
第3步：达成设置后直接单击Next按钮，翻开如下列图所示的对话框。在输出位数的下拉框中选择“8bits”，在计数方向的单项选择框中选中“Uponly”。这个设置表示生成的计数器是8位加法计数器。
第4步：独立设计模为七的计数器
第4步：单击Next按钮后，出现如下列图所示的对话框。在该对话框中选择增添额外的端口，在这里选中“CountEnable”选项，表示增添了一个计数使能端口，此时在左边的图形符号中能够看到多了一个“cnt_en”的引脚。
第5步：单击Next按钮，翻开如下列图所示的下一个对话框。在同步输入
Synchronousinputs）处选择“Load”，在异步输入（Asynchronousinputs）
处选择“Clear”。表示在计数器中增添了一个同步置数端和一个异步清0端，在
左边的图形符号中能够看到又增添了一个aclr、sload和用于置数用的
data[7..0]。
第6步：持续单击Next按钮直到结束为止。到此即达成了一个8位计数器的设计，同时生成了一个VHDL文件此。
第7步：接着需要将生成的文件增添到项目中，如下列图所示，在项目浏览器窗口中，右击“DeviceDesignFiles”，在下拉菜单中选择“Add/RemoveFilesinProject”命令。
第8步：选择增添文件命令后，翻开如下列图所示的对话框。在“Filename”
处可直接输入将增添的文件名，或经过点击右边的浏览按钮，翻开浏览窗口，选择需要增添的文件。然后点击右边的Add按钮，即达成。
第9步：将设定为顶层设计文件，进行语法检查后，履行与方法一相同的操作即可。
时钟电路
利用上面设计好的计数器和分频器设计一个实时的时钟。一共需要1个模24
计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用
HEX1~HEX0显示秒钟（0~59）。详细步骤如下：
第1步：新建一个QuartusII工程，将其命名为Clockcircut。
第2步：成立各功能模块（计数器、分频器及7段数码管）的VHDL文件，并分别将它们设置成顶层文件，进行编译和仿真。
（1）模为24的计数器VHDL代码：
（2）模为6的计数器VHDL代码：