EDA期末考试试卷及答案.doc

文档介绍：一、单项选择题(30分,每题2分)
B
,使之产生最终的下载文件


,EDAL软件中的综合器可由专业的第三方EDA公司提供,而适配器则需由FPGA/CPLD供应商提供
;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述 D 。


, B 是不合法的标识符。

D
Pro

,其变量更新是 A 。


A

,否则最末一个条件句的选择必须加上最后一句“WHEN OTHERS=><顺序语句>”

D. WHEN条件句中的选择值或标识符所代表的值必须在表达式的取值范围
B




/ CPLD设计流程为:原理图/HDL文本输入→ A →综合→适配→时序仿真→编程下载→硬件测试。

,其综合结果可实现 D


,属于并行语句的是 A

,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中, C 是错误的。
,可与FPGA / CPLD的基本结构相映射的网表文件
,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的
,与器件硬件结构无关
、面积、性能的要求,需要对综合加以约束,称为综合约束
D 。
(LUT)

公司生产的是 B


14.