文档介绍：:.
八路抢答器设计与制作
一、电路功能
。
,其他八路抢答器设计与制作
一、电路功能
。
,其他时间按动抢答键无效。
、1、2、3、4、5、6、7。抢答开始后,若五秒内有人抢答,则由
LED数码管显示最先抢答选手编号,否则无显示。
,若在5秒内有人抢答,蜂鸣器立刻停
止提示音。并显示抢答选手编号。
二、电路基本参数
输入电压Vcc=5v
三、电路原理框图
优先编译码电显示
抢答按键锁存器
码电路路电路
主持人
控制电路
控制开报警电路
关
秒脉冲产
定时电路
生电路
图3-1八路抢答器组成电路
四、设计要求
,一个主持人控制按键。
,其他时间按动抢答键无效。、1、2、3、4、5、6、7。抢答开始后,若五秒内有人抢答,则由
LED数码管显示最先抢答选手编号,否则无显示。
,若在5秒内有人抢答,蜂鸣器立刻停
止提示音。
五、电路原理图及工作原理介绍
电路原理图如图2-1所示。
图2-1八路抢答器原理图
图中KK为8个抢答按键。74LS148为8线/3线优先编码器,其逻辑功能如
07
表2-1所示。8路输入信号DD以及编码输出信号AA均为负逻辑。EI为使能
0707
控制端,低电平有效,当EI=0时,正常编码,否则所有输出端均为高电平。当EI=0
时,且DD有输出时,G0,否则G1,可见GS为低电平时74LS148正常
07ss编码且有输入。当EI=0时,且DD无输入时,EO=0,可见EO为低电平时表示74LS148
07
正常编码且无输入。
74LS279为4RS触发器,输入信号低电平有效。其中,第一和第三RS触发器有两
个置1端。看K为主持人控制键,按下K将第一至第三RS触发器复位,将第四RS
88
触发器置1。在正常抢答期间,74LS279作为锁存器,将编码输出AA和GS锁存,
07
其中AA反相输出,从而将负逻辑编码变为正逻辑,GS同相输出。最后,编码信
20
号经7段显示译码器74LS48译码由LED显示抢答选手编号。74LS48内部有2K上拉电
阻,可直接驱动共阴LED,不需要串联限流电阻。
由555定时器构成多谐振荡电路,震荡周期T(RR)C1S,占空比
10111
RR
D1011%。该信号既是倒计数电路的时钟脉冲,又是蜂鸣器的发声的
R2R
1011
定时脉冲。由74LS192构成5秒倒计时电路。主持人按下K时,计数器置为6,然后
8
开始倒计数,经6个脉冲后,计数值为0,后以保持0不变,除非主持人再次按下K置
8
数,因为计数器最高输出Q端与异步清零端CLR相连,当计数器为0时若继续倒计数,
D
则Q=1,使计数器清零。
D
主持人按下按键K复位后,计数器输出为6,前5个计数脉冲到来后,计数器输
8
出分别为5、4、3、2、1,或门G输出高电平,若无人抢答,则与非门G打开,时钟
12
脉冲经G,G到三极管T,蜂鸣器发出5声蜂鸣音。计数器输出为0或有人抢答时,
23
与非门G关闭蜂鸣器不再发声。
2
主持人按下按键K复位后,锁存器74LS279第四个RS触发器置1,输出端4Q为
8
高电平;计数器74LS192置6,门G输出高电平,从而使门G输出低电平,编码器
14
74LS148被选通,处于正常编码状态。若有人抢答,则G0,使锁存器4Q=0,从而
s
使门G输出高电平,编码器74LS148被关闭,不再编码,输出全为高电平,锁存器输
4出保持不变。若计数器计数到0,则门G输出为0,编码器74LS148同样被关闭,不再
1
编码,输出全为高电平,锁存器输出保持不变。
编码器74LS148输出端EO与七段显示译码器74LS48的BI/RBO相连,这是因
为,无人抢答时和0号选手按下K抢答时,编码器具有相同的输出,而前者EO=0,使
1
LED无显示,后者EO=0,显示0。
六、芯片简介

74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其
引脚排列及逻辑符号如下所示:
图6-174LS192的引脚排列及逻辑符号
(a)