文档介绍：高速电路的印制板设计
航天科技集团九院
姜培安
主要内容
2高速电路设计的基础理论
7. PCB对高速信号完整性的影响
8. PCB的涂镀层和热设计考虑
、微带线、带状线
1 概述
电子元器件和印制电路板是构成电子整机的重要基础零部件,微电子技术的飞速发展,特别是数字化、高集成度、高可靠和小型化的片式元器件的出现,为电子整机产品向小型化、轻量化、高速度、高可靠、多功能的发展创造了有力的条件。
电子产品的数字化和高速度,要求电路要在较高的频率或器件在较高的开关速度下工作,其电路的特性和安装元器件的印制电路板特性与一般中、低频电路及其印制电路板的特性有很大变化,设计规则复杂、制造和测试的难度更大。
高速电路已在IT、通讯和制导控制等系统的电子产品中得到广泛应用,这对安装电子元器件的印制电路板及其设计也提出了新的要求和挑战,印制电路的设计技术也必须应对这些挑战,以适应新的高速器件发展和应用的要求。
高速电路设计,是一项复杂的电子设计工作,它包括两个方面,即高速的电路设计和高速电路印制板设计。这两个方面相互影响,又相互制约。
高速信号在印制板上传输,会产生传输效应,可能引起信号的失真和不完整性,高速电路的印制板设计,就是要尽量减少或降低传输效应对电路的影响。做好高速电路印制板设计需要掌握复杂的高速电路理论及其计算,又要了解高速电路用印制板的特性,并要有一定的实践经验。
本文将从高速电路及其印制板基材的特性入手,着重介绍高速电路用印制板的材料选择、布局、布线及各要素设计的规则。希望能对高速电路的印制板设计者起到抛砖引玉的作用。
2 高速电路设计的基础理论
:
随着电子器件的发展,逻辑电路的集成度和工作频率越来越高,工作状态变换的边沿速率越来越快,使电子系统的设计复杂性、工作频率和集成度大大提高。
当数字逻辑电路的频率达到或超过45~50MHz时,将会产生传输效应和信号完整性的问题。
如果电路中工作在这个频率以上的部分,占整个电子系统30%以上或主频率在120MHz以上的部分占20%的电路通常称为高速电路。
实际上,器件的快速上升和下降时间,使信号
边沿的谐波频率比信号本身的频率高,所引起的传输效应要比工作频率引起的更为普遍。
电路中信号从源端到接收端的传输,通过印制导线需要有一定的时间,称为延时,超过规定的时间称为延迟,将会引起电磁兼容和线号完整性的问题。延时的长短取决于器件特性的要求和导线阻抗,阻抗能满足器件特性的要求,如果能够匹配,就不会引起传输延迟。
所以,高速电路传输线又可以理解为信号在导线中传输延时大于1/2数字器件上升沿时间(驱动端)时,则该导线为高速信号传输线。高速信号超过一定比例则该电路为高速电路。
(impedance)
电路中的导线供信号电流的传递用,在低频段主要呈电阻特性,遵循基本电阻定律即:
R=ρ×L / s = ρL /
式中:R-电阻;
ρ-导线电阻率;
L-导线长度;
s-导线截面积;
w-线宽度;
t-导线厚度
,纯铜材料的电阻率(ρ=×10-8Ω·m)很小,因此铜印制导线的电阻也很小,在直流或低频电路中印制导线较短时,线电阻可以忽略。当信号频率升高超过一定范围则呈现电感和电容特性,这时导线的总电阻称为阻抗(Z),包括导线电阻、感抗(jXL=2πfL)和容抗(Xc=1/2 πfc),用公式可表示为:
Z=R+ jXL+ Xc
在音频以上(>2kHz)导线均表现出感抗,随频率增高感抗增大,当频率超过100kHz以上感抗超过电阻,而在更高频率段容抗不包括阻抗频率响应的方程中。所以印制板上的导线可以等效为串联的电阻、电感和并联的电阻、电容结构(见图2-1)
图2-1高频时印制导线的等效电路
印制导线的电阻很小,一般低频电路不需考虑,在微波和高速等特殊电路中,导线的电阻随频率的升高呈电感特性称为阻抗。
如:宽度为1mm,,长度为 100mm的印制导线。
在频率为50Hz时电阻为:;
频率为1MHz时阻抗为:727mΩ;
频率为100 MHz时阻抗为:。