文档介绍：实验3 组合逻辑电路测试与设计

1. 熟悉组合逻辑电路的测试方法。
2. 掌握采用小规模集成数字器件设计组合逻辑电路的方法。
3. 进一步掌握集成数字器件的性能及使用方法。
4. 进一步熟悉常用电子仪器的使用方法。
实验仪器:双踪示波器,交流毫伏表,函数发生器,直流稳压电源,万用表,数字电子电路实验平台。
实验元器件:74LS00、74LS02、74LS86、74LS283等。

1. 复****组合逻辑电路的分析及设计方法。
2. 写出实验电路的逻辑函数表达式,画出实验电路图。
3. 查出实验所用的所用集成逻辑器件的功能表及管脚排列图。

1. 半加器电路逻辑功能测试
由与非门74LS00组成的半加器电路如图1 所示,其中A是1位二进制加数,B是另1位二进制被加数,S是本位的和,C是本位的进位。请连接好电路,给定A、B所有取值组合,对应测试输出的状态并列表记录,验证半加器功能的正确性。
图1
2. 全加器电路逻辑功能测试
由异或门74LS86和与非门74LS00构成的全加器电路如图2 所示。Ai、Bi是两个数的第i位,Ci-1是来自低位的进位,Si表示第i位的和,Ci表示第i位送给高位的进位。请按图2连接好线路,测试该电路的功能,并列表记录其真值表。
图2
74LS02管脚图
74LS283是4位超前进位全加器,利用它可实现多种功能
的电路。
1. 利用74LS283设计一将8421BCD码转换成余3码的电路。要
求自拟实验步骤,完成功能测试。
2. 利用74LS283和其它门电路完成4位二进制数减法运算功
能。要求设计出实验电路,并完成功能测试。

六. 创新实验内容
一个8421BCD码十进制加法器应有9个输入端,其中加数和被加数各4位,1位进位输入;5个输出端,其中4位是和,1位是进位输出。当两个8421BCD码表示的1位十进制数相加时,考虑到低位来的进位,最大的和数是 9+9+1=19。通过两个1位8421BCD代码相加结果的规律得知,当结果小于等于9时,二进制代码与8421BCD代码相同;当结果大于9时,只要在二进制代码上加上6(0110)就可以把二进制代码转换成BCD码,并产生进位信号。试利用2片4位二进制加法器74LS283和适当的门电路设计一个1位8421BCD码加法器,并测试验证。

1. 画出半加器、全加器的电路图,写出其函数表达式。
2. 写出半加器、全加器的测试方法,整理测试数据。
3. 根据设计内容要求,写出设计过程,并画出逻辑电路
图,给出测试结果。
4. 简述实验过程中遇到的问题和解决的方法。
5. 回答思考题。