文档介绍：74x163同步计数器实验报告一、基于74x163的设计: 1、使用1片74x163以及必要的逻辑门产生7、8、9、12、13循环计数序列,要求计数值为13的时候输出一个时钟周期的高电平。使用MULTISIM或其它工具仿真验证。 2、如果要产生的循环计数序列为1、2、3、5、6、7、8、9、10、11、12、13、15该如何设计? 3、总结并讨论:利用74X163产生循环计数序列的设计思路与技巧。【总体思路】所要求的两种电路均是基于计数器74x163的规定循环序列的计数电路。为便于观察,我们将使用1HzTTL信号作为时钟信号(转载于:写论文网:74x163同步计数器实验报告),并将74x163的计数输出通过两个七段码显示器显示出来。【分块设计】 LD端的触发 74x163中LD使能端的作用是:若此输入端有效,下个时钟到来时将读取输入端A~D,并原样输出至QA~QD。利用这一功能,我们可以设定计数器在特定的时候中断正常计数,将结果改变为此时A~D的输入值。设计一中共有三个计数断点:0000-0111、1001-1100、1101-0111,即当输出值为0000、1001、1101时,=QD⊕,设计一中将有如下电路: 依据同样的原理,可写出设计二中使LD端有效的输出值为0011、1101、1111,所对应的逻辑表达式可写为LD=A’B’CD+ABD=((A’B’CD)’(ABD)’)’,使用三个与非门来完成: A~D输入端的处理每次触发LD端时,需要的用于输出的数据都不同。考察设计一,LD触发时所需要的A~D输入值与当前输出值QA~QD有如下关系: 由上式补充设计一的电路如图。同理得到设计二中对应的关系式为补充电路如图。 ,因而需要另行设计显示电路。DCD数字显示器的输入端有四个,分别对应所显示数字的8421BCD码的四个数码,单个显示器的显示范围为0~9。因此,当从前方电路送来的数值大于9时,应使另一个显示器的示数从0变为1,当前显示器变为显示原数值减去10后的结果。根据以上原理,设计真值表如下,其中QD~QA为计数器送来的输出值,X4~X1对应输出到第一个显示器的数的8421码,X5是进位端,当来数大于9时为1. 根据以上关系,用逻辑门完成电路,将X5~X1送至显示器对应的输入端,不用的端接地,电路完成。电路完成图分别如下。设计一: 设计二: 经过Multisim仿真,所设计的两个电路均满足设计要求。【设计总结】设计基于计数器74x163的循环计数电路时,首先要寻找计数序列中的断点,然后通过分析这些断点找到触发LD使能端的条件以及每个触发点上输入端A~D应赋的值,通过逻辑分析找出相关的关系式,最后根据这些关系式,利用逻辑门完成设计。武汉科技大学城市学院数字逻辑实验报告实验四实验名称:专业班级:算机科学与技术一班学号:XX______姓名:________实验时间:XX年5月29日指导老师:____ 实验四常用计数器等时序IC的应用一、实验目的 ,并通过实际集成电路芯片仿真验证其差别。 ,根据需要选定合适的集成电路芯片设计要求的模计数器