文档介绍：EDA技术与VHDL程序开发基础教程
重点内容:
VHDL程序基本结构
VHDL基本词法与基本语句
VHDL描述风格
第3章 VHDL硬件描述语言
一、硬件描述语言概述
HDL语言的种类
1、ABEL-HDL。是一种早期的硬件描述语言,可方便准确的描述所设计的电路逻辑功能,并被很多电子系统设计自动化(EDA)软件所支持。
2、AHDL。是Altera公司开发一种HDL语言。它的特点是易学易用,
3、VHDL。中文全称为超高速集成电路硬件描述语言
4、Verilog。是1983年由GD(GateWay
Design Automation)公司的Phil
Moorby首创的。
一、硬件描述语言概述
VHDL语言的特点
硬件描述能力强;
设计技术齐全、方法灵活、支持广泛;
对设计描述具有相对的独立性;
具有很强的移植能力;
易于共享和复用;
具有丰富的仿真语句和库函数;
设计结构清晰、易读易懂;
容易实现系统的更新和升级;
数据类型丰富、安全性好;
VHDL和Verilog的比较
一、硬件描述语言概述
Verilog HDL在底层建模方面要强于VHDL,但系统建模覆盖面较小。而VHDL在系统级建模方面则可以像高级语言一样更灵活的描述系统行为。
二、VHDL程序的基本结构
用VHDL进行数字电路设计时,无论电路规模的大小,均要使用一个完整的VHDL程序结构,这个完整的程序结构包括五部分,它们分别是(参见上一节给出的VHDL七段译码器代码):
实体(Entity);
结构体(Architecture);
配置(Configuration);
包集合(Package);
库(Library);
二、VHDL程序的基本结构
VHDL的设计简述
其描述结构中包括IEEE标准库说明、程序包、实体和结构体等几个部分。
四选一多路数据选择器
结构体(Architecture)是占VHDL程序比重最大的部分也是VHDL的核心部分,
二、VHDL程序的基本结构
实体说明是VHDL程序设计中最基本的组成部分,主要用来描述设计实体的外部接口信号,定义设计单元的输入输出端口,属于整个VHDL所描述电路结构的通信界面,为可视部分,但它并不描述所要设计系统的具体功能。
端口说明语句描述了目标系统与外界通信的接口,即指明实体的输入输出信号,以及一些端口的模式信息,包括端口的名称、数据的类型和数据的传输方向(端口模式)。
二、VHDL程序的基本结构
结构体是VHDL程序的核心,它描述了目标系统的行为、元件以及它们之间的连接关系。结构体的基本格式包括四个部分:
结构体引导语句(ARCHITECTURE)结构体说明语句
功能描述语句
结束语句(END)
VHDL的结构体