文档介绍：万
年
历
设
计
报
告
姓名:李朝林
学号:20156045
班级:电子信息工程02班
目录
2
2
3
3
3
4
5
6
9
10
11
11
12
13
13
设计任务与要求
用数字集成电路设计万年历电子钟逻辑电路
指标如下:
1) 设计一个能直接显示“年”、“月”、“日”、“星期”、“时”、“分”、“秒”的十进制万年历时钟显示器。
2) 具有校时的功能,可分别对“年”、“月”、“日”、“星期”、“时”、“分”、“秒”进行单独校时。
主要器件中显示模块选用74SEG_BCD数码管显示8421bcd码,计数模块统一选用74LS160作为计数芯片;74LS160具有同步置数异步清零功能,同时在有时钟脉冲的情况下进行加计数,无论采用同步置数还是异步清零都可以实现60s、60m、24h置数清零功能。因此
74LS160是一个不错的选择。本次仿真通过74LS160作为时分秒年月日星期置数,通过秒计数的置数信号作为分计时的脉冲cp,取反作为分计时的使能端,依次向高位进位达到显示目的。
通过闰年、平年、大月、小月、二月的判断电路来控制天计数的多少。
校时电路,校时选用74LS74触发器作为跳变信号;74LS244存储信号。起作用的只有一个,当校时有效时计时电路无效。
原理图如下:
整个显示电路分为年、月、日、时、分、秒、星期几大模块。统一采用7SEG-BCD数码管显示
秒分时一致采用74LS160芯片进行加计数,通过与非门截取信号作为置数信号和高位进位信号,取反作为高位使能端;送入BCD数码管显示。
星期的设计思路:
星期是七进制,星期是从星期一到星期日。在七段译码器显示是:1、2、3、4、5、6、8(为了和人们的****惯一样,用8来表示星期日),但是七段译码器是显示0—9,在显示星期时,需将0、7、9这三个数屏蔽而不显示,在此电路中采用异步置数的方法来做到。为此要做到当达到6时就将其置数8,在8消失的同时将其置数1。由星期显示的置数时序逻辑图可以看出在LAOD’保持两个脉冲的低电平时由6和8 产生的低电平之和,同时可以看出置数8的信号只比置数1的信号早一个脉冲,从而实现显示了8的下一个是显示1。在(6信号来的时候)将其信号接到74LS160 置数端的D,同时将七段译码器的D接到74LS160的置数端A上。
星期和天数的进位同时来自小时的进位,小时采用24进制当23:00到来时产生清零信号同时向星期和日进位加一。如下图:
YAB就是判断闰年判断表达式
YAB=YA+YB,平年即闰年取反
实际电路连接如下图: