文档介绍：触发器功能测试
031210425 刘思何
实验目的
了解时钟脉冲的触发作用
掌握基本RS、JK、D触发器的逻辑功能、编写和使用
理解触发器所实现的状态转换功能
实验器件
开发板、计算机、vivado软件
实验内容
基本RS触发器的编写,验证并且生成IP核。连接电路图,在R,S两引脚输入不同的电平,测试输出端电平。
module rs_ff10(
input s_n,
input r_n,
output q
);
reg q;
always@*
begin
case({s_n,r_n})
2'b00 : q=1'bx;
2'b01 : q=1'b1;
2'b10 : q=1'b0;
2'b11 : q=q;
endcase
end
endmodule
JK触发器的编写,验证并且生成IP核。
module jk_ff10(
input clk,
output q,
output q_n,
input j,
input k
);
reg q;
always@(posedge clk)
begin
case({j,k})
2'b00 : q<=q;
2'b01 : q<=1'b0;
2'b10 : q<=1'b1;
2'b11 : q<=~q;
default : q<=1'bx;
endcase
end
assign q_n=~q;
endmodule
先将s_n、r_n置于10或01状态,然后将其置于11状态,给j、k一个初始激励信号,随后一上一下拨动s_n、r_n的开关,输入一个时钟信号,观察q、q_n灯的亮灭情况。
D触发器的编写,验证
如JK触发器一样进行验证。
R触发器
V16 (s_n) V17 (r_n) U16
0 0 不定
0 1 暗
1 0 亮
1 1 保持上个状态
JK触发器(上升沿触发)
R2T1(s_n,r_n) V16(J) V17(K) U16(q) E19(q_n)
11->10