文档介绍：第六章可编程逻辑器件PLD
简介
第一节可编程逻辑器件PLD概述
第二节可编程逻辑器件PLD的基本单元
第三节可编程只读存储器PROM和可编程逻辑阵列PLA
第四节可编程阵列逻辑PAL和通用阵列逻辑GAL
第五节高密度可编程逻辑器件HDPLD原理及应用
第六节现场可编程门阵列FPGA
第七节随机存取存储器RAM
小结
传统的逻辑系统:当规模增大时
焊点多,可靠性下降;
系统规模增加,成本升高;
功耗增加;
占用空间扩大。
连接线与点增多
抗干扰下降
半定制
标准单元(Standard Cell)
门阵列(Gate Array)
可编程逻辑器件(Programmable Logic Device)
近年来PLD从芯片密度、速度等方面发展迅速,已成为一个重要分支。
MAX7128S
系统放在一个芯片内
专用集成电路(简称ASIC)
用户定制
集成电路
ASIC
全定制(Full Custom Design IC)
厂商直接做出。
如:表芯
厂商做出半成品
半定制(Semi-Custom Design IC)
第一节可编程逻辑器件PLD概述
PLD是70年代发展起来的新型逻辑器件,相继出现了ROM、PROM、PLA、PAL、GAL、EPLD和FPGA等。
一、PLD的基本结构
与门
阵列
乘积项
PLD主体
输入
电路
输入信号
互补
输入
输出函数
反馈输入信号
可由或阵列直接输出,
构成组合;
通过寄存器输出,
构成时序方式输出。
可直接
输出
也可反馈到输入
它们组成结构基本相似如下:
输出既可以是低电平有
效,又可以是高电平有效。
或门
阵列
和项
输出
电路
F2=B+C+D
二、PLD的逻辑符号表示方法
1. 输入缓冲器表示方法
A
A
A
2. 与门和或门的表示方法
固定连接
编程连接
F1=A•B•C
×
PLD具有较大的与或阵列,逻辑图
的画法与传统的画法有所不同。
下图列出了连接的三种特殊情况:
,输出为0。
,因此E=D。
,相当与门输出为1。
下图给出最简单的PROM电路图,右图是左图的简化形式。
实现的函数为:
固定连接点
(与)
编程连接点
(或)
三、PLD的分类
,或阵列可编程:
可编程只读存储器PROM或可擦除编程只读存储器EPROM
PLD基本结构大致相同,根据与或阵列是否可编程分为三类:
,或阵列均可编程:
可编程逻辑阵列PLA
,或阵列固定:
可编程阵列逻辑PAL、通用阵列逻辑GAL、高密度可编程逻辑器件HDPLD
A
B
C
B
C
A
0 0 0
0 0 1
0 1 0
1 1 1
连接点编程时,需画一个叉。
全译码
,或阵列可编程
2. 与、或全编程:
代表器件是PLA(Programmable Logic Array)。在PLD中,它的灵活性最高。下图给出了PLA的阵列结构。
由于与或阵列均能编程的特点,在实现函数时,所需的是简化后的乘积项之和,这样阵列规模比PROM小得多。
×
×
×
×
可编程
可编程
不象PROM那样与阵列需要全译码。