1 / 7
文档名称:

数字电子技术测验 试卷一.doc

格式:doc   页数:7
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字电子技术测验 试卷一.doc

上传人:中国课件站 2011/8/29 文件大小:0 KB

下载得到文件列表

数字电子技术测验 试卷一.doc

文档介绍

文档介绍:数字电子技术试题一
一、化简逻辑函数(每小题6分,共12分)
:
F=
:
F(A,B,C,D)=∑m(0,2,4,5,6,7,12)+ ∑d(8,10)
二.(12分)电路如图1所示,已知TTL门电路的开门电平Von=,关门电平Voff=,开门电阻Ron=2,关门电阻Roff=,输入低电平电流IIL=,输入高电平电流IIH≈0,输出低电平VOL=,输出高电平VOH=,输入高电平VIH=3V,最大允许拉电流IOHMAX=400μA;三极管β=60,ICM=30mA,UBE=,饱和时VCES=,输入A,B,C的高低电平分别为0V和3V。
判断在A,B不同取值下,三极管的工作状态。
试分析这一电路能否实现Y=的逻辑功能?
图1
三、(12分)试用与非门设计一组合电路,判断逻辑变量A、B、C中是否有多数个1,要求当多数个1时,输出F为1,否则为0。
四、(14分)写出如下图2(a)所示组合逻辑电路的表达式和真值表,然后用图2(b)所示的四选一数据选择器实现。
A1
A0
ST
D0 D1 D2 D3
4选1 MUX
Y
图2(a) 图2(b)
五、(13分)试用两只JK触发器和最少量的接线设计一个能产生如图3所示波形的时序逻辑电路,要求写出完整的设计过程。
CP
Q0
Q1
图3
六、(10分)试用中规模4位二进制计数器74161实现十二进制计数器。
Q0 Q1 Q2 Q3
D0 D1 D2 D3
74161
CP
EP
ET
CO
LD
RD
附表1 74161功能表
CP
EP
ET
D3
D2
D1
D0
Q3 Q2 Q1 Q0
×
×
0
×
×
×
×
×
×
×
×
0 0 0 0

1
×
0
×
×
A
B
C
D
A B C D
×
1
1
0
×
×
D0
×
×
×
保持
×
1
1 × × ×
×
0
×
×
×
×

1
×
1
1
1
×
×
×
×
计数
七、(10分)如图4所示电路,器件均为CMOS系列。试分析UO随UI变化的规律,画出其传输特性,并标出主要参数。
图4
八、(8分)写出D触发器和T触发器的特性方程,然后将D触发器转换成T触发器,画出电路图。
九、(9分)填空题(每空格1分,共9分)
1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平,则输出电压为
V。若输入为10001000,则输出电压为
V。
2、A/D转换的一般步骤包括、、、。
3、就逐次逼近型和双积分型两种A/D转换器而言, 的抗干扰能力强, 的转换速度快。
4、某EPROM有8位数据线,13位地址线,则其存储容量为。
数字电子技术试题一答案
一、化简逻辑函数(每小题6分,共12分)
1.


2.
二、(12分)[A,B]=01,10,11时,三极管截止,当输入[A,B]=00时,三极管导通。这时有:
当时,三极管处于饱和状态。
=1时,D点