文档介绍：数字电子技术试题九
一、选择题(每小题3分,共30分)
1、以下说法中, 是正确的?
(a)一个逻辑函数全部最小项之和恒等于1;
(b)一个逻辑函数全部最大项之和恒等于0;
(c)一个逻辑函数全部最小项之积恒等于1;
(d)一个逻辑函数全部最大项之积恒等于1。
2、若已知,判断等式成立的最简单方法是依据以下规则:
(a) 代入规则; (b)对偶规则; (c)反演规则; (d)互补规则。
3、若将一个TTL异或门(设输入端为A、B)当作反相器使用,则A、B端应连接。
(a) A或B中有一个接高电平1; (b)A或B中有一个接低电平0;
(c) A和B并联使用; (d)不能实现。
4、已知,下列组合中, 可以肯定使F=0:
(a)A =0 , BC=1;(b)B=1,C=1;(c)C=1,D=0;(d)BC=1,D=1.
5、用或非门组成的基本RS触发器的所谓“状态不定”,是发生在R、S端同时加入信号时。
(a)R=0,S=0;(b)R=0,S=1;(c)R=1,S=0;(d)R=1,S=1。
6、一个5位的二进制加计数器,由00000状态开始,经过75个时钟脉冲后,此计数器的状态为:
(a)01011,(b)01100;(c)01010;(d)00111。
7、单稳态触发器的主要用途是:
(a)整形、延时、鉴幅;(b)延时、定时、存储
(c)延时、定时、整形;(d)整形、鉴幅、定时。
8、下列功能的触发器中, 种触发器不能构成移位寄存器:
(a)RS触发器;(b)JK触发器;(c)D触发器; (d)T和T’触发器。
,可采用:
(a)多谐振荡器;(b)移位寄存器;(c)单稳态触发器;(d)施密特触发器。
×8的RAM,需要片1024×2的RAM。
(a)8片; (b)16片; (c)2片; (d)4片。
二、设计一个能被2或3整除的逻辑电路,其中被除数A、B、C、D是8421BCD编码的十进制加计数器74160的输出,如图2所示。规定能整除时,输出L为高电平,否则,输出L为低电平。要求用最少的与非门实现。(零能被任何数整除)(14分)
8421 十进制加计数器74160
待设计电路
A
B
C
D
计数脉冲N
L
图2
三、图3(a)为由4选1数据选择器74HC153(1/2)和门电路构成的组合逻辑电路,试写出其输出逻辑函数表达式,并化简。74HC153的功能表如图3(b)所示。(14分)
74HC153功能表
“0”
A
B
EN
A1
A0
Y
A
B
0
×
×
0
1
0
0
D0
1
0
1
D1
1
1
0
D2
1
1
1
D3
(b)
(a)
图3
四、用一个JK触发器和一个D触发器设计一个三进制同步加计数器,不得使用其它门电路。要求:给出设计过程,检查自启动,画出逻辑图,包括进位输出。(14分)
五、由四位二进制计数器74161及门电路组成的时序电路如图5(a)所示,其中74161的功能表如图5(b)所示。(14分)
要求:
(1)分别列出X=0和X=1时的状态转换图;
(2)指出该电路的功能