文档介绍：定点数加减法运算
加法器及其进位链
一位全加器
Ai
Bi
Ci-1
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Ci
FA
Ci
-1
B
i
A
i
S
i
2
串行加法器:只用1个一位全加器,每次加一位,在移位寄存器的配合下,实现n位加法。速度慢。
并行加法器(多种)
1、行波进位的并行加法器
用n个一位全加器串行连接。
特点:高位运算等待低位进位,逐位等待。
进位连接方式称为“行波进位”或“串行进位”。
FAn
Cn-1
Sn
Cn
An Bn
FAn-1
Cn-2
Sn-1
An-1 Bn-1
FA1
C0
S1
C1
A1 B1
FA2
S2
C2
A2 B2
3
先行进位CLA(Carry Look Ahead)
2、先行进位的并行加法器
要克服行波进位的延时等待,就要
加快进位的产生和传递。
令Gi=AiBi , Pi=Ai Bi
则Ci = AiBi + (Ai Bi) Ci-1 = Gi + Pi Ci-1
若Gi=1, 则 Ci=1, 故称Gi为进位生成函数;
Pi=1, 则将低位进位传递到高位去, 故称Pi为进位传递函数。
先行进位加法器的基本思想:
不用全加器,重新设计并行加法电路,使高位运算不等待低位进位。
&
Ai Bi
Gi
=1
Ai Bi
Pi
4
Ci = Gi + Pi Ci-1
C1 = G1 + P1 C0
C2 = G2 + P2 C1
= G2 + P2 (G1 + P1 C0) = G2 + P2 G1 +P2 P1 C0
C3 = G3 + P3 C2
= G3 + P3 (G2 + P2 G1 +P2 P1 C0 )
= G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0
C4 = G4 + P4C3 =G4+P4 (G3+P3G2+P3P2G1+P3P2P1C0)
= G4 + P4 G3+ P4 P3 G2 +P4 P3 P2 G1 + P4 P3 P2 P1 C0
四位进位输出仅由本位进位产生函数、进位传递函数、最低进位C0决定,当A,B各位同时到来,经过三级门的时延,各位进位同时产生。
产生进位方式称为“并行进位”或“超前进位”或“先行进位”。
5
6
组内并行,组间串行的进位链
当位数增加时,进位形成逻辑的变量增多,进位信号Ci的逻辑表达式也会变得越来越复杂,以至超出器件规定的扇入数。因此实际的作法通常将加法器分组。
3、组内并行,组间串行的进位链
7
进位产生顺序
C4、C3、C2、C1
C8、C7、C6、C5
C12、C11、C10、C9
C16、C15、C14、C13
8
4、组内并行、组间并行的进位链
观察小组最高进位位
C4=G4+P4 G3+P4 P3 G2+P4 P3 P2 G1+P4 P3 P2 P1 C0,
令G4*=G4+P4 G3+P4 P3 G2+P4 P3 P2 G1,
P4*= P4 P3 P2 P1,
则C4=G4*+P4* C0。
式中, G4*仅与本小组内的Gi和Pi有关,不依赖外来进位C0,故称G4*为小组进位产生函数;
P4*是将低位进位C0传到高位的函数,故称P4*为小组进位传递函数。
9
将一个16位的并行加法器按4位一组划分,可分为4组,四个组内的最高进位C16、C12、C8、C4 可分别表示为:
C4=G4*+P4* C0
C8=G8*+P8* C4
C12=G12*+P12* C8
C16=G16*+P16* C12
将上式逐项代入得:
C4=G4*+P4* C0
C8=G8* + P8* G4* + P8* P4* C0 C12=G12* + P12* G8* + P12* P8* G4* + P12* P8* P4* C0
C16=G16*+ P16*G12* + P16* P12*G8* + P16*P12* P8* G4* + P16*P12* P8* P4* C0
10