文档介绍：VHDL结构体的描述方式
6/27/2018
1
三门峡职业技术学院机电工程系范江波 fjb2506@
用VHDL设计一2选1数据选择器
思考以下问题(请同学回答)
电路实现什么功能?如何叙述?
电路有几个端口?方向、数据类型应该如何设置?
电路内部结构如何用数字电路实现?
电路如何用VHDL来实现?
6/27/2018
2
三门峡职业技术学院机电工程系范江波 fjb2506@
在数字信号传输过程中,有时需要从一组输入数据中选出某一个来,完成这种功能的逻辑电路称为数据选择器。
d0
d1
sel
q
6/27/2018
3
三门峡职业技术学院机电工程系范江波 fjb2506@
LIBRARY IEEE;
USE ;
ENTITY EX1 IS
PORT(d0,d1,sel:IN STD_LOGIC;
q:OUT STD_LOGIC);
END EX1;
ARCHITECTURE EX1 _A OF EX1 IS
BEGIN
PROCESS(d0,d1,sel)
BEGIN
IF sel = ‘0’ THEN q <= d0;
ELSE q <= d1;
END IF;
END PROCESS;
END EX1_A;
当sel等于0时,输出选择d0。
LIBRARY IEEE;
USE ;
ENTITY EX1 IS
PORT(d0,d1,sel: IN STD_LOGIC;
q: OUT STD_LOGIC);
END EX1;
ARCHITECTURE EX1 _A OF EX1 IS
BEGIN
PROCESS(d0,d1,sel )
BEGIN
IF sel=‘0’ THEN q <= d0;
ELSE q <= d1;
END IF;
END PROCESS;
END EX1A;
否则,即sel等于1时,输出选择d1。
LIBRARY IEEE;
USE ;
ENTITY EX1 IS
PORT(d0,d1,sel: IN STD_LOGIC;
q: OUT STD_LOGIC);
END EX1;
ARCHITECTURE EX1 _A OF EX1 IS
BEGIN
PROCESS(d0,d1,sel)
BEGIN
IF sel=‘0’ THEN q <= d0;
ELSE q <= d1;
END IF;
END PROCESS;
END EX1 _A;
在结构体中,对实体功能的描述没有涉及到任何有关电路结构。
选择信号sel
输出信号q
0
1
d0
d1
6/27/2018
4
三门峡职业技术学院机电工程系范江波 fjb2506@
行为描述:VHDL的结构体只描述所希望电路的功能或者说电路行为,而不直接指明或涉及实现这些行为的硬件结构。
一、行为描述
行为描述只表示输入与输出间转换的行为,它不包含任何结构信息。行为描述主要使用函数、过程和进程语句,以算法形式描述数据的变换和传送。
6/27/2018
5
三门峡职业技术学院机电工程系范江波 fjb2506@
特点:
(1) VHDL的行为描述不存在任何与硬件选择相关的语句,也不存在任何有关硬件内部连线方面的语句。行为描述方式是VHDL编程的核心,可以说,没有行为描述就没有VHDL。 VHDL的强大系统描述能力,正是基于这种强大的行为描述方式。
(2) VHDL的行为描述功能具有很大的优越性,但不能被逻辑综合。在应用VHDL系统设计时,行为描述方式主要是完成系统的设计与仿真,保证设计的正确性。
(3) VHDL的行为描述程序中大量采用算术运算、关系运算、传输延时等难以逻辑综合的语句。
6/27/2018
6
三门峡职业技术学院机电工程系范江波 fjb2506@
LIBRARY IEEE;
USE ;
ENTITY EX16 IS
PORT(d0,d1,sel:IN STD_LOGIC;
q:OUT STD_LOGIC);
END EX16;
ARCHITECTURE EX16_A OF EX16 IS
SIGNAL TMP1,TMP2,TMP3:STD_LOGIC;
BEGIN
TMP1 <= d0 AND sel;
TMP2 <= d1 AND (NOT sel);
TMP3 <= TMP1 OR TMP2;
q <= TMP3;
END EX16_A;
LIBRARY IEEE;
USE I