文档介绍：复旦大学
硕士学位论文
超深亚微米SRAM静态稳定性的研究
姓名:李晴
申请学位级别:硕士
专业:材料物理与化学
指导教师:邵丙铣
20040430
摘要
摘要
作为巨规模集成电路以及微处理器中的高速缓冲存储器,占据了大量
芯片面积,一般采用最小线宽以限制其面积。选择它来研究特征尺寸缩小对大规
模集成电路稳定性的影响具有普遍意义。
存储单元山两个倒相器互相祸合构成,它的稳定性是指抵抗外部静态
干扰噪声的能力,通常用“静态噪声容限”表征。的定义是使存
储单元状态翻转的最小直流噪声电压一般考虑最坏情况,即某种直流噪声相反
地存在于祸合倒相器的两个数据节点上。决定最差情况的最直观标准是“最
大方块边长”,即单元中两个祸合倒相器的电压转移特性曲线之间的最大
方块的边长,等于最坏情况下的大小。分成六管单元和四管单元两
种,从工艺角度、尤其是在存储稳定性方面,六管单元显示出相对四管单元的优
势,因此本文的研究也主要基于六管单元展开。
本文采用基于物理的。指数模型,推导出超深亚微米单元的传输函
数,进而求出的解析模型,并利用软件模拟进行了验证。该模型
考虑了深亚微米的亚闭值特性、迁移率与电场的关系、载流子速度饱
和、漏致势垒降低效应、阑值电压偏离等效应。
对的解析分析将有助于理解其物理木质,在设计中能够明确参数的优
化方向,提高效率。本文在此基础上进一步全面分析了超深亚微米工艺特点对稳
定性的影响。
首先,特征尺寸的缩小导致原子量级的本征艺波动问题严重化,产生单元中
相邻体管的值电压失配,沟道长度和宽度失配而各类单元和阵列寄生电阻
也随特征尺寸的缩小而增大。本文研究了上述非理想因素对单元稳定性的影响
采用推一导出的解析模型以及模拟软件对参数失配问题进行了分
析采取电路一级近似的计算方法,考虑寄生电阻对的解析模型进行修正,
并与模拟结果进行了比较。
其次,超深亚微米工艺中栅氧化厚度的严重波动导致击穿时间下降,击穿后
的存储单元有司一能并不影响逻辑功能,但使电路的稳定性退化或改变。
本文在对现有的超薄氧化层击穿理论做出评价后,采用渗透理论以及击穿后
的等效电路模型,分析了栅氧化短路的单元行为。利用击穿的
等效电阻对的减小进行拟合修正后,得到指数关系的表达式。该表达式将
软击穿和硬击穿对单元稳定性的影响进行了统一。
灿
第一章引言
第一章引言
随着大规模集成电路工艺水平的不断进步,的尺寸不断按比例缩
小,器件的特征尺寸最小线宽目前己经小于。,进入了超深亚微米时
代。根据半导体业协会年至年公
布的,到年
特征尺寸将达到
静态随机存取存储器,下文中均简称
是与定制逻辑电路相对而言的非特殊电路,它作为巨规模集成电路
以及微处理器中的高速缓冲存储器,占据了芯片中的主要面积,
的存储单元一般采用最小线宽以限制面积。因此人们通常选择它来研究器
件的特征尺寸缩小对电路稳定性的影响。
单元的稳定性决定了其对工艺容差和工作情况的敏感性。影响稳定性
的因素主要包括工艺水平、存储数据、选通方式以及单元在存储阵列中的位置
等。随着特征尺寸不断减小,电源电压和闭值电压也按比例缩小。它
们进一步提高的集成度,降低功耗,提高工作速度,但同时也将对稳定
性产生不利的影响。对于超深亚微米器件工艺,沟道区域的掺杂在数量和分布上
存在微小涨落,栅氧化厚度、表面态密度也存在涨落,这将造成存储单
元中相邻的阑值失配,从而影响存储单元的稳定性能随着特征尺寸
的减小以及存储容量的增加,各类节点寄生电阻以及阵列连线电阻也随之增加
对的稳定性产生影响另外,栅氧化层的厚度按比例缩小,使击穿失效
机制成为决定氧化层可靠性的主要因素,软击穿带来的栅极一源漏区渗透电流,
以及硬击穿导致的栅氧化短路,都使得的稳定性降低。
工艺偏移、失配和环境干扰均可以等效为直流噪声,导致存储单元状态的错
误翻转。表征单元稳定性的重要参数是静态噪声容限,以下
简称,也是在设计中考虑重要性能指标。决定的参数种类、
范围很广,主要有电源电压、单元中各尺寸和闭值电压、温度,以
及各类工艺缺陷和寄生电阻等。这样在存储单元的设计中,如果仅仅依靠
或者等电路模拟软件,可供选择调节的参数过多,直接影响了
设计周期。因此在目前超深亚微米领域内进行的解析分析,将有助子对其
物理本质的理解,而且可以缩小设计空间,提高设计效率。
本文内容安排为第二章介绍的工作原理,稳定性的具体物
理概念,以及大尺寸的经典模型第三章推导了超深亚微米单元的
解析模型第四章在第三章解析模型的基础上进一步分析和