文档介绍：P C B 设 计 基 本 规 范
起因:GND Pin用大铜皮联通的,即表面铺铜。
不良现象:SMT连锡
原理分析:表面铺铜的焊盘无阻焊环,印刷时如果锡膏印偏,多余的锡膏会流动到邻近焊盘,而引起连锡缺陷。
措施:索取正确封装库/或更改为网格走线。
铺铜
盲孔设计
Blind Via设计规范:
原理分析:客户为了Layout出线方便,将Via拉偏,这相当于Pad增大,将减少Pad间距,增加连焊风险。
建议Blind Via下在Pad正中央,
可避免SMT不良的影响。
PCB设计
过孔偏大或成阶梯状:
原理分析:PCB制作方式决定部分PCB工厂先化学蚀刻,然后激光钻孔,化学蚀刻的孔径偏大。(如Type 1),导致Via中存储较多空气,形成焊点空洞,或锡膏流入Via,而少锡虚焊。
推荐PCB Vendor采用Type 3方法一次成孔。
规范-Pad尺寸设计
Pad Size设计规范:
PCB 板厂能力决定部分PCB厂商控制Pad Size为±20%公差,导致Pad变形。如果丝网不更改容易导致连锡。
推动客户要求板厂控制Pad Size,经过调研,大部分板厂可以将公差控制在±10%内。并且要求大小一致。
要求信号Pad (),和IC的封装尺寸一样大小。其公差必须控制在±()之内。
Mask设计
Solder Mask设计规范:
原理分析:客户倾向于将一些电源Pin相连的走线加宽,以增加通流能力。走线加宽导致不能制作阻焊,加剧SMT连焊风险。(参考右下图尺寸建议)
要求Pad 一定要有阻焊环,而且Pad和Pad之间一定要有Solder Dam。而且绿釉印刷不得覆盖到Pad。
PCB设计规范总结
For Signal Pad:
,实际PCB成品精度要求控制在+/-,这点要求保证,以求焊盘大小规则均匀。
禁止在芯片表层使用铺铜设计。
为避免连锡的发生, GND间要求用8mil走线并打Blind Via连通到内层的GND Plane。
Pad与Pad之间必须留有阻焊桥3mil以上。
Solder ,形状采用方形倒角。
I/O Pad走线小于等于8mil。
Blind Via必须打在Pad正中心。