文档介绍：计算机工程与设计,.,.
在纳米计算结构下的延迟与拥塞优化映射
徐文苑, 段成华
中国科学院研究生院信息科学与工程学院,北京
摘要:片上网络映射的性能严重依赖于该网络拥有的互联结构。在自组装的纳米计算结构上探索了映射问题,
特别研究了在该结构上与最小延迟与拥塞相关的映射问题。提出了一个用于评估传输延迟的模型,并提出了映射
算法,使应用任务能够映射到具有小世界特性的纳米计算结构上。该算法使用了两种应用任务测试样例进行测试,实验结
果表明,与以前的映射算法相比,在小世界网络结构上算法得到的平均通信延迟减少了%%。
关键词:片上网络; 映射;纳米计算结构; 小世界网络; 延迟;拥塞
中图法分类号: 文献标识码: 文章编号:——
—
—, —
,,,
: .
. .

. . —
, , % % .
: ——; ; —; —; ;
的网络拓扑结构。但是,这种只有相邻连接的网络结构,不再
引言
适合用于表示由大量的纳米自组装电子器件互连所形成的
超大规模集成电路的工艺技术节点不断缩小,在单个芯的网络结构。因为以数亿记的自组装纳米器件间,实现
片上集成的器件数目越来越多,芯片的计算能力大大增强,但完全规则的结构在技术上十分困难;在自组装过程中,器件与
芯片的高集成度却加剧了芯片上全局通信延迟与信号完整性器件之间容易形成随机连接。而除了完全规则的结构和完全
问题。片上网络作为一种新型的片上通信互连模式,有定制的结构以外,小世界网络为提供了新的选择。
望代替基于传统总线结构的互连模式。从年提出至实验室的首次采用小世界网络模型
今,其研究正向纳米计算结构方向发展⋯。由于硅技术中工艺来表示由自组装的电子器件所形成的拓扑结构,并用来表示
技术节点不断缩小并趋于几何尺寸的极限, 分子纳米技术被互连⋯。文中特别指出,在这种带有随机长连接的小世界
寄希望能够彻底改变传统的技术。在分子纳米技术网络所表示的结构上的映射,是分子纳米技术替代现有
中,纳米电子器件是纳米管与纳米线在没有外力的作用下,按的硅技术之后所面临的一一个亟待解决的关键问题,需要做进
照一定的晶体生长方式生长,并通过自底向上自组装的方式一步的探索。
形成纳米系统级芯片。文献提出了当前纳米电子学研究本文在白组装的纳米计算结构上探索了映射问题,
中需要解决的个根本问题,其中之一就是设计纳米电子器件特别研究在该结构之上的缓解拥塞与最小延迟的映射问题,
的电路连接结构,使器件在系统内完成完整的有效的通信。据我们进行的文献调研,还没有发现有相同的研究。我们以
的映射结果直接决定了系统的性能与功耗。在纳米通信的平均延迟为优化目标,提出小世界网络模型上
计算结构上实现的应用任务映射,足分了纳米技术替代—算法,完成任务的映射。实验表
现有的硅技术之后的一个关键问题。明,在小世界网络结构上,算法缓解交通拥塞,减小通
现有的研究中,二维—结构是最常用信延时的效果明显。
收稿日期:—.;修订日期:——。
基金项目:中国科学院研究生院基金项目。
作者简介:徐文苑一,女,贵州贵阳人,硕士研究生,研究方向为片上网络、超大规模集成电路设计: 段成华一,重庆人,教
授,博士生